为什么使用一个逐次逼近寄存器ADC？

很多典型控制系统应用的目标是根据输入控制变量的状态来影响控制操作。其中的一些变量包括位置、速度、角度、水平、温度和压力。

对于这些控制变量中的每一个，你也许需要针对“精确的”测量、“准确的”控制操作和/或快速“响应时间”来优化设计。在这个系列博文中，我们将讨论SAR DAC响应时间和几种实现设计最佳效果的方法。

当我们考虑模拟电子元器件时：

• 系统的“高精度”要求转化为你的模拟块（放大器、基准、传感器等）和混合信号块（ADC，DAC等）所需要的性能技术规格。

• 系统的“响应时间”要求转化为主机控制器的选择和混合信号块（ADC，DAC等）的速度。

但是，让我们将注意力放到如何优化系统响应时间 (tRESP) 上来。其中一个比较有效的方法是在设计中的不同“非实时”块上，即ADC，主机控制器和DAC，安排系统响应时间。

1. ADC的响应时间 (tRESP-ADC) 是采样模拟输入与主机控制器内部相应数字编码可用时之间的时间差异。

   
   

2. 主机控制器的响应时间 (tRESP-uC) 是控制器决定一个控制操作所花费的时间量。

   
   

3. DAC的响应时间 (tRESP-ACT) 是主机控制器决定一个控制操作和这个控制操作在DAC的输出上开动时之间的时间差异。

为什么使用一个SAR（逐次逼近寄存器）ADC？

SAR架构将高精度与快速响应组合在一起，使其成为很多工业用控制系统应用的理想选择。

如果你仔细检查任何SAR DAC数据表，你将会发现技术规格中提到的吞吐率或速度。下面是一张ADS8881数据表：

那么SAR DAC的“响应时间” (tRESP-ADC) 只不过是吞吐率的倒数，对吗？

嗯-并不一直是这样！别走开-在下一篇博客中我们将学习两个参数之间的差异，而在后续的帖子中，我们将看一看SAR ADC的响应时间与吞吐率的不同之处。