12月14日 Cadence在线研讨会：加速存储器设计、验证和参数特征化，促进产品更快上市

随着设计向更高阶工艺节点的发展，设计变得更加复杂，有更多的PVT工艺误差需要覆盖，还会给早已紧张的设计周期增加额外的时间。设计师在设法提高生产力的同时，也在设法缩短设计、验证和参数特征化的时间，以满足紧张的时间进度要求，但目前的方法由于存在多方面的工具和流程挑战而不利于这一过程的实施。最新的Cadence® Legato™存储器解决方案是一站式购物体验，可以满足所有存储器单元设计、阵列和编译器的验证及参数特征化需求。设计师借助Legato存储器解决方案可以很快取得设计收敛，从而满足用户对产品上市时间的期望值。

在本次研讨会上，设计师将了解到：
•利用最新的超级扫描（Super Sweep）技术在保持较高精度的同时最大程度地提高仿真吞吐量
•在设计、验证和参数特征化过程中保持数据的一致性

韩晓 - Cadence公司产品经理

韩晓在EDA行业有20多年的丰富经验，曾携多款产品成功占据市场领先位置。在与前沿用户开展广泛合作的过程中，她从头到尾负责过多款产品的研制。她拥有常春藤康奈尔大学颁发的电子工程学士学位和波士顿大学颁发的工商管理硕士学位。

凡参与研讨会并完整填写调查问卷的用户均有机会获得由 Cadence 公司提供的Epson Runsense 健身智能手表（共2个） 。
（奖品以实物为准，最终解释权归 Cadence 公司所有。为确保您能收到获奖信息，请您及时更新个人信息！）

Cadence是世界领先的电子设计自动化（EDA）与半导体知识产权（IP）供应商。我们的定制及模拟工具助力工程师设计系统级芯片（SoCs）的核心组件，包括晶体管、标准逻辑单元和IP模块；我们的数字工具可对采用最新半导体工艺节点的千兆级及千兆赫兹SoC进行自动化设计及验证；我们的IC封装和PCB工具可实现完整的电路板和子系统设计。

Cadence还为存储器、接口协议、模拟/混合信号组件及专用处理器提供了越来越多的设计IP与验证IP的组合。为了满足系统级的设计需求，Cadence还提供了一整套完整的软/硬件协同开发平台。简而言之，Cadence® 的技术能够帮助客户设计出连接世界的更优秀的产品。

如需了解更多详情，请访问：www.cadence.com/cn

▼ 点击阅读原文，现在开始登记！