主频达5GHz的64位RISC-V处理器是如何炼成的？
最新更新时间：2020-12-17
阅读数：
来源：内容编译自「eenews」，谢谢。
不久前，Micro Magic公司（加利福尼亚州桑尼维尔）推出了一款64位RISC-V处理器，该处理器时钟高达5GHz，但可以接近阈值的电压工作。
该公司首席执行官Mark Santoro（马克·桑托罗）指出，虽然该高时钟频率是罕见的案例，但更重要的成就是RISC-V处理器的低功耗性能。将工作电压降到接近阈值电压的 350mV 时，性能降低 5 倍，但计算功率效率可提高 9 倍以上。
Santoro指出，该公司的历史可以追溯到Sun Microsystems之前。该公司是一个相对较小的工程师群体（LinkedIn信息显示不到50人），他们专门从事数据路径设计、优化和高速内存设计。该公司最初成立于1995年1月，但于2000年12月被Juniper Networks以2.6亿美元收购。Micro Magic的创始人在2004年重新启动了公司。
尽管公司的创始人对研发领先的处理器很感兴趣，但他们必须开发自己的 EDA 工具套件。自 2004 年进行改革以来，Micro Magic 一直是这些 EDA 工具的供应商，也是一家设计服务公司，使用其工具改进客户的 ASIC。
桑托罗说，这些EDA工具的一个优点是能够根据时序要求放置和布线电路，从而使性能和定时闭合设计更加容易。
每瓦CoreMarks
桑托罗说："CoreMarks似乎是一个合理的基准，但我们的设计是为能效而设计的，而不仅仅是性能。CoreMarks 是 EEMBC（嵌入式微处理器基准联盟）生产的绩效基准套件，是一个非盈利的会员资助组织。
"但每 MHz 的 CoreMarks 并不显著，因为 CoreMarks 不会直接降低时钟频率。更重要的措施是每瓦CoreMarks，"桑托罗说。然后，他提供了附加功耗的关键基准图。这是 RISC-V 内核和一级缓存的功耗。
在 1.1V 时，处理器的时钟频率为 5.14GHz，在消耗约 500mW 时实现了 13，333 个 CoreMark。这相当于近 27k CoreMark /瓦特。
0.8V的处理器运行在4.3GHz和达到11，111 CoreMark，同时消耗200mW。这是55.5k CoreMark /瓦特。
在 0.6V 下，处理器以 3.1GHz 的速度运行，达到 8，461 CoreMark，消耗约 70mW。这大约是121k CoreMark /瓦特。
运行到350mV，在消耗10mW的同时，实现了1GHz和2500 CoreMark的时钟频率。这是25万个CoreMark /瓦特。
将电压降到三分之一，处理器的基准测试没有"装箱"，这意味着同一芯片将能够实现最高的时钟频率性能和最高的计算功率效率。
不幸的是，由于缓存大小不同以及包含的外围逻辑量，因此比较处理器并不总是容易的。
Micro Magic仍然没有透露是哪家晶圆代工厂为其生产的芯片。我们被告知的是，它采用了 FinFET 制造工艺，公司已经比较了三个制造厂 PDK ，对比了兼容性。这表明所选制程为 28nm 或以下，并且由于成本等原因，不会低于 10nm。这样猜测，代工厂只可能是Globalfoundries、三星或台积电，英特尔和中芯国际也有可能。
没有捷径
但是当我们问桑托罗，他的团队是如何在10mW获得2500个CoreMark的时，他说："没有灵丹妙药。低功耗没有一件事。它是我们必须关注的很多事情的结合。桑托罗指出，回到太阳实验室，他和其他工程师取得了最高性能的SRAM与900皮秒的访问时间。
"此外，当您设计高性能时，您必须注意电源。如果你不为低功耗设计，你最终会熔化电线，"他补充说。Santoro 重申，当他最初创立 Micro Magic 时，标准工业工具并不适合这种设计风格。"我们必须编写专用工具来构建和分析记忆。我们必须创建用于计时感知放置和路由的工具。
他继续说："你可能还记得SiByte在宣布一个能够以2GHz运行的MIPS处理器时引起了轰动。这是使用Micro Magic软件放置的。西比特是由丹·多伯波尔创立的初创公司。该公司于2000年披露了其网络处理器，2000年11月被 Broadcom 以价值超过 20 亿美元的股票收购。
实现高时钟速度的传统方法之一是在 ALU 中创建细粒度管道，以便完成较小的处理区块，每个阶段所需的逻辑更少，因此能够以更高的时钟频率执行。这也意味着许多指令正在管道中并行执行。但是，这种好处伴随着成本。
桑托罗指出，管道越深，当管道中存在停滞时，处理过程必须被丢弃。这种偶尔但大量浪费的努力会降低能效。此类停滞可能出于各种原因，包括中断和在缓存中找不到指令或数据输入，需要加载新页面。
此外，更深层次的管道需要更多的控制逻辑，这也会损害电源效率，并且有一种诱惑，即通过订单和投机性执行来增加复杂度，而这一切最终都需要更多的翻牌和更多的功率。
Santoro 不承认 Micro Magic 设计有多少管道阶段，事实上，这样的问题往往取决于如何定义处理阶段。"它又小又简单。即使在设计团队内部，人们也争论它有多少个管道阶段。我们的 CoreMarks 可能很高，但我们不是为 CoreMarks 设计的。他继续说："建筑确实很重要，但工具很重要。
Santoro 解释说，通过设计高速接入数据路径，Micro Magic 可以快速完成管道阶段，同时保持 ALU 的简单性，从而提升低功耗。
桑托罗也不会透露设计成工作芯片的 L1 缓存的大小。"你总是想要更大，但我们是在传统大小某处。16k字节或32k字节在5GHz下难以运行。这表明4kbyte或8kbyte的 L1 缓存大小。
尽管 Micro Magic 生产的工作芯片是单一内核，但 Santoro 承认 IP 的被许可方很可能希望将内核部署在四核或八核配置中。他说，Micro Magic设计可以很容易地去多核实现，有一些挂钩存在，这将有助于这样的设计。
当被问及Micro Magic是否会考虑实施完全耗尽的绝缘硅工艺时，桑托罗说："FDSOI非常有趣。我们的设计中没有任何东西可以排除 FDSOI 的使用。
然而，桑托罗指出，该公司选择了FinFET制造工艺，试图最大限度地提高该行业的可用性。FinFET 还提供通往领先制造工艺的明显途径 - 现在为 7nm 和 5nm。FDSOI 可能无法归结为这样的几何形状。
FinFET 流程和 FDSOI 之间有一些区别，但我们设计的工具具有适应性，因此很容易将设计重新定位到不同的流程。他说。桑托罗确实提出了警告。"如果你想利用 FDSOI 的后偏置功能，它确实会更多地参与其中。
Santoro 表示，值得注意的是，10nm 以下的前沿 FinFET 制程的应用往往侧重于两极功能，适用于应用领域：智能手机和高性能计算。一个是受功耗限制，同时仍然需要显著的性能。另一个要求高性能，但仍必须追求能效。桑托罗将芯片的性能留给 5GHz 和 1GHz 来为自己说话。
桑托罗在分手时指出，在工具集方面，Micro Magic已经拥有三维布局工具超过15年。然而，由于主流EDA供应商不支持3D设计，它未能像桑托罗想象的那么快。"如果你太超前，你就不被接走，"他渴望地说。
现在，随着芯片级封装开始进入主流制造，Micro Magic完全有能力实现这样的设计。
业务选择
此外，Micro Magic 似乎也是从设计服务（它已成功执行多年但无法很好地扩展的业务）迁移到更具可扩展性、面向产品的 IP 许可业务的好去处。或者，它也可以作为 EDA 公司（也是可扩展的商业模式）继续使用工具许可。
作为 EDA 工具供应商的风险是，公司可能会卷入设计服务。许可核心作为产品也有挑战。它需要权力坚持产品计划，并拒绝要求额外的钟声和口哨的核心。屈服于这一点的 IP 供应商也融入了有效的定制设计。
"我们构建了 RISC-V 设计，以展示我们能做什么，以及我们的工具可以做什么，"Santoro 说。"我们现在得到了很多的兴趣。计划是许可出核心，虽然事情已经变得更加复杂。如果我们即将被收购，我们不想许可出核心。
鉴于Micro Magic在首次销售中和2000年由SiByte实现的溢价价值，可以看明桑托罗为什么考虑公司的选择。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第2526内容，欢迎关注。
京公网安备 11010802033920号