新型晶体管，可以用28nm挑战5nm CMOS设计

总部位于诺丁汉的 SFN（Search for the Next）以其新颖的 novel transistor-based logic为特征，并声称即使在较旧的晶圆厂中制造，它也能与 CMOS 性能相媲美。

据该公司称，它将“使芯片设计人员能够在较旧的 180nm 甚至 1 微米几何晶圆厂中生产具有与最先进工厂制造的 CMOS 器件同等性能的 IC”。“例如，配备 180nm 光刻步进器的晶圆厂现在可以生产具有 35nm CMOS 尺寸、速度和性能的设备。”

其声称背后是该公司的新型隧道晶体管（现在品牌为 Zpolar），一种在旧 CMOS 晶圆厂上制造晶体管的制造工艺（称为 Bizen），以及使用晶体管的少数晶体管低数据电压非互补逻辑系统（品牌 ZTL）。

据该公司称，与 CMOS 相比，面积增益是由于高晶体管导电性导致小晶体管和更少的晶体管——大多数 ZTL 逻辑门只有一个——这减少了对逻辑单元内占用空间的导体的需求。

表征使 SFN 能够宣布四个 IC 设计封装，并以ITM品牌命名，该公司这样描述它们：

• ITM180，可使用一微米设备交付180nm CMOS性能的芯片；

• ITM35，使 35nm CMOS 等效 IC 能够在 180nm 工艺节点晶圆厂中制造；

• ITM5 可从 28nm 步进器实现 5nm CMOS 性能；

• ITMSubnm 这意味着当前最先进的 3nm 晶圆厂将能够提供亚纳米、埃级能力；

“VHDL 被芯片设计人员根据性能要求纳入选定的 ITM，”它说。“ITM 包含完全特征化的 LIB [设备库] 和 PDK [工艺开发套件]，为制造 ZTL 芯片的代工厂提供 POR [参考工艺] 和 GDSii 信息。”

我们可以举一个实际的例子吗？

SFN 使用 0.35μm CMOS Pentium 2 和以三种不同方式优化的等效 ZTL 器件进行了理论比较：

如果 2.5% 的逻辑保持供电且功耗降低 15 倍，则静态功率将从 43W 降至 72mW。

表中的成本数据基于 SFN 的 Bizen 简化的晶圆厂内晶圆加工，该工艺可以使用标准 CMOS 加工设备在标准硅工艺技术上运行。

“使用 ITM35 的 180nm 晶圆厂提供与 35nm CMOS 同等性能的 ZTL 芯片，其工艺步骤将比实际的 35nm CMOS 工艺少十倍，从而将生产时间缩短 10 倍，”Summerland 说。“这转化为备前工厂的净利润增加了 40-50 倍。”

根据要求，他为这一步骤减少了数字：28nm CMOS 为 500，Bizen 为 50-80 步骤。

“ITM 的晶圆厂基础设施安装通常需要六个月，”Summerland 告诉电子周刊。“当代工厂完成转换时，他们将有能力提供将现有设计文件（例如 Verilog）转换为 ZTL 设计所需的基于单元的抽象工具。”

SFN 晶体管和逻辑的最新图尚未公布，但 SFN 确实在 2019 年发布了三输入 NOR 门的符号（左）。“这并不完全正确，因为涉及到交流隧道电流以及 Zpolar 晶体管的不同开关特性，”Summerland 解释说（见右下图）。

传输特性：

输入（蓝色）从逻辑 1（325mV）移动到逻辑 0（375mV），导致输出从 0 摆动到 1。下一个逆变器输出（红色）显示高跨导。

“为了帮助解释，Zpolar 晶体管具有双极 PNP BJT 或单极 MOS 都无法接近的跨导。ZTL 门的输出部分由隧道电流加载，但主要由交流隧道组件加载。跨导和 ac-dc 隧穿允许单个晶体管逻辑充当平衡驱动器，并且没有直通电流。” 请参阅下面的电流和电压图。

“显示的 ZTL 开关电流不像 PMOS 或 RTL，它们像 CMOS” ——Summerland。

逻辑门由在其结构内具有固有隧道效应的单个晶体管形成。Summerland 告诉《电子周刊》，NAND 和 NOR 门都是由单个晶体管形成的，具有不同的隧道配置。ZTL 电压波形– 非对称 PWM 输入。

他接着解释说：“ZTL 有一个带hair trigger的高阻抗输入，搭配一个低阻抗输出 [参见上面的传递函数]。输入-输出电压范围以产生快速输出的毛发触发器为中心，从而提供良好的抗噪性 [参见右侧电压波形]。”

“速度的提高是由于 Zpolar 晶体管的显著跨导，”公司首席执行官 David Summerland 解释说。“当与将恒定电流应用于跨导的隧道力学结合使用时，这将为您提供巨大的电压增益——高达 1000。”

“Bizen 已经在英国的一家晶圆厂进行了四年的开发，SFN 已经生产了'黄金标准'测试晶圆，这些晶圆已经被表征了，”SFN 说。“提取的特征数据已被放入 JMP 数据手册，并用于生成在 Cadence 设计环境中运行的 SPICE 模型，并与 Synopsis 晶圆工艺流程的结果相匹配。”

SFN 由 David Summerland（首席执行官）和 Sam Lodh（首席运营官）于 2016 年创立，总部位于诺丁汉大学创新园。它拥有 34 项专利，目前拥有约 50 名私人投资者——投资者“已经能够以 1 亿美元的当前估值在场外交易其股票”，它声称。

Search for the Next (SFN)公司最近开发出了Bizen 晶圆工艺、Zpolar 晶体管和 Zpolar Tunnel Logic (ZTL) ，并已推出四个 ITM（Infrastructure Time Machine）系列——可被视为工艺节点——这使芯片设计人员能够在较旧的 180nm 甚至 1 微米几何尺寸的晶圆厂中生产 IC，其性能与当前最先进工厂中制造的 CMOS 器件相当。例如，配备 180nm 光刻步进机的晶圆厂——例如英国最大的半导体生产厂 Newport Wafer Fab，现在可以生产具有性能的 ZTL 器件通过实施 ITM35 实现 35nm CMOS 的（尺寸、速度和性能）……并大幅降低成本。

SFN 首席执行官 David Summerland 解释说：“在 Bizen 之前，用于 5G 和 RISC-V 等应用的高性能芯片只能在台湾巨头台积电等工厂生产，台积电控制着大部分全球高性能半导体生产。现在，英国和其他西方晶圆厂可以再次具有竞争力，甚至超越台湾和韩国巨头，同时也能确保最佳的国家利益和知识产权。”

SFN 正在发布四款 ITM：ITM180 可以使用 1 微米设备交付具有 180nm CMOS 性能的 ZTL 芯片；ITM35 使 35nm CMOS 等效 IC 能够在 180nm 工艺节点晶圆厂中制造；ITM5 可从 28nm 步进光刻机实现 5nm CMOS 性能，而 ITMSubnm 意味着当前最先进的 3nm 晶圆厂将能够提供令人难以置信的亚纳米级、埃级能力。VHDL 被纳入选定的 ITM，它为晶圆厂提供最终 IC 的 POR（参考过程）和 GDSii。。

从 60 年前的计算机应用到今天，微芯片无处不在，并用于从物联网、电动汽车、通信和消费品到国防和其他国家的方方面面- 战略和敏感的设施。代工厂可以使用 ITM 工艺节点采用较旧的 CMOS 等效工艺节点来生产基于 ZTL 的芯片，这些芯片的性能比现在过时的 CMOS 等效芯片高出几个数量级。芯片设计人员将 VHDL 纳入选定的 ITM（取决于性能要求）。ITM 包含完全特征化的器件库 (LIB) 和工艺开发套件 (PDK)，为制造 ZTL 芯片的代工厂提供参考工艺 (POR) 和 GDSii 信息。

Bizen 将量子力学应用于任何晶圆加工技术。Bizen ZTL 芯片需要的处理层数要少得多，因此可以在世界各地的大尺寸晶圆厂中制造复杂的设备。Summerland表示：“使用 ITM35 的 180nm 晶圆厂提供具有与 35nm CMOS 等效性能的 ZTL 芯片，其工艺步骤将比实际的 35nm CMOS 工艺少十倍，从而使生产时间缩短 10 倍。这转化为备前工厂的净利润增加了 40-50 倍。同时，这也极大地有助于解决半导体短缺问题。”

虽然是新技术，但备前工艺可以在使用标准 CMOS 加工设备的标准硅工艺技术上运行。Bizen 已经在英国的一家晶圆厂进行了四年的开发，SFN 已经生产了“黄金标准”测试晶圆，并已对其进行了表征。提取的特征数据已被放入 JMP 数据手册，并用于生成 SPICE 模型，这些模型在 Cadence 设计环境中运行并与 Synopsis 晶圆工艺流程的结果相匹配。

Summerland 总结道：“我们知道 CMOS 技术的发展之路至少会延伸到 2036 年，器件几何尺寸将降至 2 埃。重要的是要了解 CMOS 是逻辑，而 MOS 是晶体管。甚至 CFETS 也是堆叠的 nMOS 和 pMOS。Bizen/ZTL 是向前迈出的一大步，将使其他复杂的方法变得多余。Zpolar 晶体管不再依赖 CMOS 的单极结构，而是利用固有的触发输入和最小化的垂直尺寸。我们相信‘Time Machine 是对 Bizen 晶圆工艺、Zpolar 晶体管和 Zpolar Tunnel Logic (ZTL) 复合组合的最佳描述：使用这项技术，IC 设计人员可以将制造能力倒退 10 年，然后再前进 10 年——或更多——在性能方面，使用他们创建的 ZTL 设备。半导体 短缺危机，同时消除了我们对外国势力及其道路的依赖。我们要去的地方，我们不需要道路。”