英伟达下一代GPU和AMD Zen 5规格曝光

众所周知，硬件泄密者 @kopite7kimi已被证明非常了解 Nvidia 计划的细节，他分享了他对 Nvidia 下一代代号为 Blackwell GPU 配置的一些想法。如果他的假设是正确的，那么 Nvidia 的 Blackwell 可能会在 CUDA 核心数量和内存接口方面获得相当大的升级。由于此信息并非官方，仅供大家参考。

“正如我之前提到的，GA100 是 8 [GPC] * 8 [TPC]，GH100 是 8 [GPC] * 9 [GTC]，”  @kopite7kimi 在 X 帖子中写道。“[计算] GB100 将具有 8 [GPC] * 10 [TPC] 等基本结构。[客户端 PC] GB202 看起来像 12 [GPC] * 8 [TPC]。”

Nvidia 的 GPU 以大型图形处理集群 (GPC) 的形式组织，这些集群由较小的纹理处理集群 (TPC) 组成，而这些集群又由一组容纳实际 CUDA 核心的流式多处理器 (SM) 组成。

假设他的推断是正确的，并且 Nvidia 将维持每个 TPC 的流式多处理器数量和每个 SM 的 CUDA 核心数量，那么该公司用于人工智能 (AI) 和高性能计算 (HPC) 应用程序的 GB100 GPU 将获得全配置拥有 20,480 个 CUDA 核心（比 GH100 增长 11%），而面向 PC 的 GB202 GPU 全配置将获得 24,576 个 CUDA 核心（比 AD102 增长 33%）。

考虑到 GB100 将遇到的工作负载，Nvidia 使用“胖”GPC 是合乎逻辑的，每个 GPC 具有尽可能多的 TPC，以尽可能减少 TPC 之间的数据交换。与此同时，Nvidia 将 GB202 的 GPC 做得比现在更“胖”，以简化 GPU 的内部组织可能是合理的。然而，全新的 GPC 组织可能需要驱动程序优化。

@kopite7kimi 声称，除了新的微架构和增加的 CUDA 核心数量之外，Nvidia 的 GB100 预计将获得 8,192 位 HBM3/HBM3E 内存接口，而 GB202 预计将获得 512 位 GDDR7 内存总线 。

大约一周前，@kopite7kimi 假设 Nvidia 的 Blackwell 可能是第一个采用多芯片架构的 GPU，但没有详细说明。目前尚不清楚他是否讨论了一个小芯片或多个小芯片中的 GPC 和 TPC 数量。请记住，在晶体管密度方面，台积电 N3 工艺技术（大概将用于制造 Blackwell GPU）相对于 N4 的优势有限， 并且 Nvidia 的 GH100 已经接近使用现有光刻设备可能的最大芯片尺寸，因此有可能Nvidia 只成功地将 20,480 个 CUDA 核心压缩到 GB100 中。在这种情况下，Nvidia 为其下一代计算 GPU 使用两个 GB100 芯片可能是合理的。

假设 Blackwell GPU 将于 2024 年末至 2025 年初上市，那么 Nvidia 下一代 Blackwell 处理器的目标规格早在一年多前就已确定，而到目前为止，最高端的 Blackwell GPU 可能已经流片。这些设备的样品可能正在该公司实验室的某个地方进行测试。因此，Nvidia 有数百名员工了解该公司 Blackwell GPU 的规格，并且可以与芯片设计人员之外的人员分享一些细节。

也就是说，@kopite7kimi 可能或多或少拥有有关 Nvidia 下一代 Blackwell GPU 的准确信息。然而，也有可能有关 Nvidia 即将推出的 GPU 的所有细节本质上都是有根据的猜测，而不是实际可靠的信息。

AMD Zen 5 规格泄露：核心数量是 Ryzen 7000 的两倍，IPC 比 Ryzen 7000 增加 15%

YouTube 频道摩尔定律已死泄露了两张据称是官方 AMD 的新幻灯片，详细介绍了 Zen 5 和 Zen 6 的关键规格和 IPC 目标。新幻灯片报告称，Zen 5 将是对 Zen 4 的重大架构改革，目标是 IPC 改进 10% 到 15% 或更多。据报道，Zen 5 还将首次采用 16 核 CCX。

据透露，Zen 5 核心的改进非常广泛。最大的增益围绕 L1 缓存、分支预测器、执行窗口和核心处理吞吐量。分支预测器接收了零气泡条件分支，精度高，BTB更大。Zen 5 的 L1 缓存大小已从 Zen 4 上的 32KB 增加到现在 Zen 5 上的 48KB。

据报道，该芯片的吞吐量得到了大幅提高，具有 2 个基本块获取单元、8 个宽调度/重命名、6 个 ALU、4 个加载单元和 2 个存储单元等。据报道，调度器现在具有更大的结构尺寸，并且整数调度器比以前的设计更大、更统一。该幻灯片还列出了其他数据预取改进以及 ISA 和安全增强功能，但没有详细介绍任何具体细节。

露的幻灯片中透露的另一个重大改进是 Zen 5 的 CCX（核心复合体）的核心配置，从 8 个增加了一倍到 16 个。这一新变化标志着自 Zen 2 以来 AMD 第一次花精力增加核心数量。它的CCX，这意味着我们将来可以看到32核的“Ryzen 9 8950X”。

我们尚不知道这些新的 Zen 5 核心集群将拥有什么类型的核心。Zen 5 的一半核心数量可以完全专用于 Zen 5c 效率核心，或者整个堆栈可以是普通 Zen 5 性能核心。它可能是两者的混合，因为 AMD 的幻灯片表明将会有不同的型号支持 FP-512，以及一些具有低功耗核心的型号。

值得一提的是，这些幻灯片严格针对 AMD 的企业服务器芯片 (EYPC)，而不是其主流消费桌面 CPU。因此，不要指望明年Ryzen 8000芯片中会包含所有细节，例如 FP-512 支持。但总的来说，底层架构规格可能会融入 Ryzen 8000。

泄露的幻灯片还显示了有关 AMD Zen 6 架构的其他预测。幻灯片显示 Zen 6 的 IPC 目标至少为 10%，用于 AI/机器学习的 FP16 以及新的内存分析器。最后，最后一个要点提到 AMD 将再次将每个 CCD 的核心数量增加一倍，从 16 个核心跃升至 32 个核心。第二次核心数量翻倍很有可能包括速度更慢/更紧凑的 Zen 6 效率核心，但 AMD 可能在三代之内将核心数量翻两番的事实仍然令人印象深刻。

Zen 5是AMD的下一代CPU架构，预计将于2024年与AMD的Ryzen 8000系列桌面和移动芯片一起亮相。请记住，考虑到我们距离正式发布还有多远，我们必须对所有这些信息持高度怀疑态度。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3539期内容，欢迎关注。