那些年，我们一起追的摩尔定律

（一）

 这是一个个活生生的故事，

 告诉你摩尔定律怎样影响你的生活  


如果你只知道一个关于集成电路的故事

那就应该是摩尔定律——

半导体工艺特征尺寸每18个月缩小一半

和数学定律一样，

摩尔定律是有很多推论的，比如

同样的周期下

(i) 拥有相同晶体管数目的芯片的生产成本

(ii) 拥有同样的性能的芯片的功耗

(iii) 具有特征尺寸的逻辑门延时

……

也都是指数下降的。

最能体现摩尔定律的电路是啥呢？

处理器芯片，CPU/GPU之类的

毕竟摩尔老人家是Intel的前前前前…老大

比如大家手上的手机处理芯片

其性能已经相当于30年前的超级计算机Cray-2

但功耗仅是Cray-2的十万分之一


那么，问题来了

处理器设计的发展是要基于哪条推论呢？

越便宜？越低功耗？越快？

2005年以前，

所有的设计都是朝向更快的方向努力

就是我们听说的CPU主频

从80286的6MHz

到奔腾IV的3.6Ghz

整整600倍只花了不到30年。

如果按照这个速率从来2005年发展到现在

目前CPU的是不是早该跑到20GHz以上

可是，故事并没有按照剧本幸福地走下去

如今的CPU的主频也就在5GHz


因为碰到两个大魔王——

 散热  和   数据访问


首先是散热，

其实经典摩尔定律还有一个推论

同样的周期下

单位面积下的发热量也指数增加。

毕竟你不能要求

马儿既要跑得快，又要不吃草


****邪恶的话外音****

 后来大家觉得这条推论太坑爹

 于是就把它打入冷宫了  

***话外音结束***


不管怎么样，很快的

散热成为了限制个人电脑用处理器

频率上升的一个重要因素

毕竟，在PC里面加水冷和液氮

也太过奇葩。



但是，数据访问问题更严重。

我们有句古话

巧妇难为无米之炊

换到PC的场景里，

就是CPU是巧妇

要计算的源数据是米

就算CPU的主频到10GHz

也就意味只CPU每秒可以实现10的10次方次运算

那得有其他芯片喂“米”啊


而稍有规模的数据都存在

内存芯片/Flash芯片/SSD芯片/硬盘

总之，就是不在CPU芯片里。

于是，CPU要开始新一轮计算时，

就要问其他云深不知处的其他芯片要数据，

然而，他们的读写速度慢

一次大约是处理器时钟周期的一百倍

此时，CPU就只能干等一百个周期

专业的说法叫做stall。

于是，CPU的主频越快，

就越凸显存储芯片的“猪队友”属性。



所以近十年来，

处理器的发展剧本变成了

中等频率+多核的配备

就像从召唤一个超牛逼大魔王

变成召唤多个英雄的组合。


另一方面，越来越多的硅工

开始研究提高访问速度的内存芯片。

主要关注两个指标：

其一是访问延迟，其二是带宽。

这两个概念可以用快递小哥来解释

延迟就是快递小哥到你家楼下的时间

带宽就是一个快递小哥一次送多少货。


对于经典内存解决方案——DRAM，

由于其基于电容存储的原理和刷新机制，

DRAM访问延迟较大的本征缺陷，

所以更多的努力放在增加带宽上。


事实上，随着多核的出现

高带宽的内存访问可以修饰访问延时的缺陷

单核时代，你下n个单，快递小哥就要送n次

多核时代，你下n个单，牛逼的顺丰小哥可能一车就都送来了

这样，你等的时间还是变短了

于是，高带宽就特别有意义
 


那实际上，访问带宽的实际瓶颈到底在哪里？

主要是是印刷电路板（PCB）线宽。

PCB主板的标准最小线宽从十年前就是3 mil（大约75 um），

到今天还是3 mil，几乎没有进步！

(有没有突然觉得摩尔定律碉堡了？！)

所以，这个没有进步的事实也带了一堆推论

处理器和内存之间的连线密度也保持不变

处理器和内存之间的连线数量不会显著变化

从DDR1到DDR4，15年来都是64bit位宽

于是，15年间访问带宽只可怜地涨了12倍



不随摩尔定律变化的主板大人


所以怎样让内存是处理器间差距跟上摩尔定律呢？

欲知后事如何，且听下回分解——

先进封装技术之升维革命

（二）

话接上回我们说到
即使集成电路随着摩尔定律迅速发展
但是由于PCB上的尺寸限制
我们实际应用的处理器性能
并没有和摩尔定律一样卓越进步
这可伤透了摩尔粉的玻璃心

于是
在一个月黑风高的夜晚
摩尔系的硅工们发动了一场
 升维革命
因为人类文明进化到一个瓶颈的时候
从更高的维度寻找方案是一种常见的选择
就像当地面道路无法满足城市人出行的需求时
地铁、高架就应运而生

传统的二维电路
就是指焊接在主板上的芯片
都是二维的互联的
也就是同一个位置只存在
实现某一功能的一颗芯片
芯片间的互联只能依靠PCB版间的走线
所以PCB的层数和线宽决定了存储访问带宽

所谓升维革命
就是在同一个位置堆叠多块芯片
比如
把处理器芯片和内存芯片上下堆叠
使用封装内的走线而非PCB走线
来实现两者之间的互联
由此，利用封装内走线的高密度
增加数据访问带宽
同时减少走线长度
综合提高数据访问延迟

显而易见地，这场升维革命的核心在于
怎样让封装内走线跟上摩尔定律？
目前，最具潜力的封装走线叫做TSV
Through Silicon Via，芯片间通孔

TSV通过垂直走线
把芯片间互联的二维结构直接提升到了三维
极大地提升了单位面积的互联密度
位宽也从拜托DDR标准的64bit的宿命
增加到512bit甚至1024bit
于是，革命的枪声响起

使用TSV的另一大好处是
可以堆叠不同工艺下的芯片
为SoC创造更多可能

目前的集成电路制造中根据不同功能
有不同工艺
比如
DRAM工艺要深槽工艺做大电容
RF工艺要厚金属做高Q大电感
模拟工艺要高压低版图效应做匹配
这些特性其实都是纯种的摩尔定律忽略的
也不是标准CMOS工艺一定兼容的。
片面的追求在同一块芯片实现所有电路
往往得不偿失。

3D TSV封装除了升维之外，
还提供了一个巧妙融合所有技术的平台

可此时，硅工们听到了一个个古老的可怕传说：
在浩瀚宇宙的黑暗森林里
有一种极其恐怖的武器
二向箔
它可以摧毁一切高维度的文明
……

（请参考《三体》）

就像二向箔是扫向人类文明的终极挑战一样
高维度的3D封装也糙点众多
具有稳定性可靠性等一系列问题。

于是再往下降一点维度的思考就出现了
有什么比二维高，三维低的维度呢？
 2.5 Dimension ！

2.5D封装把芯片覆在同一块硅载板（interposer）上
并使用载板上的走线实现互联。
由于载板上是硅材料
可实现的走线线宽满足半导体工艺
远小于PCB版走线
因此接口位宽也可以做到很高，
所以技能满足跟上摩尔定律的性能需求
又可以提高稳定性可靠性。
另外，2.5D还有一个优势
就是便宜。

然而，硅工们总是欲求不满
毕竟对于稍有规模的2.5D封装
载版的面积巨大
由于载版也是基于集成电路工艺实现的
那也是白花花的银子啊

于是，
世间又衍生出一种2.75D存在
% 2.75是小编胡乱诹的 %
% 反正就是介于2.5和3之间的一种 %
学名叫做高带宽存储封装（HBM）
主要由主流GPU芯片公司主导
（AMD & NVDIA）
用3D封装把多块内存芯片堆叠在一起
再用2.5D技术把堆叠内存芯片和GPU在载板上实现互联


这样，仅需要优化同一种类的芯片3D封装
问题的复杂度并不高，
却能迅速提升受制于内存带宽的GPU性能

*****画外音*****
    其实，GPU并不简单的做图像处理   
   他的大规模并行结构   
   也是大规模计算的的重要利器   
   正是GPU的这一特性   
    才导致深度机器学习成为可能   
*****画外音结束了****

那么，
如果像小编一样的ds硅工们
能不能土豪地用一把TSV呢？
额。。。嗯
如果用的起16nm FinFET的话
当然是可以的
TMSC目前提供的2.5D/3D 封装工艺中包含了
2种高维度的封装设计
(i) CoWoS (面向土豪用户)
(ii) InFO-WLP (面向ds用户)
据说 不日发布的iphone 7用的就是InFO

当然，还有一种方法
就是打开Cadence IC616
在Layout Editor里爽爽

好了，就到这里
这是本公众号摩尔定律系列番外的第一个故事

我们致力于告诉你在半导体的世界
有多少因为摩尔定律而实实在在发生的变化
如果你觉得对我们有什么建议或者意见欢迎留言哦

本文由 矽说 (微信号:silicon_talks) 授权原创转载，属于作者个人观点，不代表本公众号立场。

前情回顾：

摩尔定律何去何从之一：摩尔定律从哪里来？摩尔定律到极限了吗？

摩尔定律何去何从之二：More Moore or More Than Moore?

摩尔定律何去何从之三：Beyond CMOS