关于举办“纳米级低功耗容错数字IC设计高级培训班”的通知

点击标题下的蓝色字体“半导体行业观察”关注 icbank

推荐：半导体行业联盟 微信平台 icunion（长按复制）

工业和信息化部人才交流中心

比利时微电子研究中心IMEC

关于举办“纳米级低功耗容错数字IC设计高级培训班”的通知

各有关单位:

为贯彻落实《国家集成电路产业发展推进纲要》，推进工业和信息化部“软件和集成电路人才培养计划”的实施，培养一批掌握核心关键技术，处于世界前沿水平的中青年专家和技术骨干，以高层次人才队伍建设推动共性、关键性、基础性核心领域的整体突破，促进我国软件和集成电路产业持续快速发展，工业和信息化部人才交流中心和比利时微电子研究中心IMEC定于2015年10月26-27日在北京大学共同举办“纳米级低功耗容错数字IC设计高级培训班”，邀请世界数字IC设计领域著名专家、荷兰埃因霍芬理工大学教授、比利时微电子研究中心IMEC研究员Hailong Jiao授课。

本次课程首先介绍纳米集成电路设计面临的挑战，随后讲解多种先进的低功耗设计技术，涉及到技术原理（设计挑战、休眠晶体管尺寸、物理设计等）和电源门控设计的高级主题 （噪声抑制、数据保留、存储电源门控等）。还将介绍适用于移动和可穿戴设备主动节电的超低电压设计技术，以及新的低功耗范式（如近似计算）。最后针对工艺、电压和温度变化下的设计裕度降低，介绍容错电路和系统设计技术。

现将有关事宜通知如下：

一、主办单位

工业和信息化部人才交流中心

比利时微电子研究中心（IMEC）

二、协办单位

北京大学（信息科学技术学院）

三、参加对象

本次课程面向相关集成电路企业、科研院所和高等院校从事相关领域的工程师和研究人员。课程采用全英文授课，不配备翻译，要求学员具备英语听课学习水平。

四、培训安排

培训时间：

2015年10月26-27日（2天）

培训地点：

北京大学（微纳电子大厦）

北京市海淀区颐和园路5号

日程安排：

10月25日下午15:00-17:00报到

10月26日上午8:30举行开班仪式

10月27日下午17:00举行结业仪式

其余为上课时间：

上午8:30-12:00

下午14:00-17:30

结业仪式将颁发工业和信息化部人才交流中心和比利时微电子研究中心（IMEC）共同证书，参加培训者可推荐参加国家“软件和集成电路人才培养计划”评选。

五、培训费用

本次课程培训费2900元/人（含授课费、教室租赁费、资料费、证书费、培训期间午餐），学员交通、食宿等费用自理。请于2015年10月22日前将课程培训费汇至：

户  名：工业和信息化部人才交流中心

开户行：工商银行北京公主坟支行

帐  号：0200004609004626666

六、报名方式

请各单位收到通知后，积极选派人员参加。报名截止日期为2015年10月22日，请在此日期前将报名回执表传真或发送Email至工业和信息化部人才交流中心。

邮件题目格式为：

报名纳米级低功耗容错数字IC设计高级培训班+单位+人数

工业和信息化部人才交流中心：

联系人：曲来军、王浩、宋頔

电  话：010-68207879、68207883、68207867

传  真：010-68207863

E-mail：icplatform@miitec.cn

北京大学信息科学技术学院：

联系人：毛新宇

电  话：010-62763276

附件：

1.课程大纲

2.授课专家简介

3.报名回执表

工业和信息化部人才交流中心

2015年9月6日

附件1：

课程大纲

CMOS technology has scaled to the nanoscale regime. Increasing numbers of miniaturized transistors are crammed onto integrated circuits, thereby enhances the computing capability and functionality of integrated circuits. The power consumption of integrated circuits, however, also increases with higher number of transistors and enhanced operating frequency. The excessive power consumption has become one of the primary hindrances to the further advances of CMOS integrated circuits. Furthermore, the electrical characteristics of nanoscale transistors suffer from exacerbated process parameter variations as well as supply voltage and temperature variations. Conventional worst-case design introduces substantial overheads for the performance, power consumption, and area of integrated circuits.

In this short course, the challenges in nanoscale IC design will be introduced first. Different state-of-the-art low power design techniques will be reviewed afterwards. Power gating, which is used for leakage power reduction in idle circuits, will be introduced. Both the fundamentals (design challenges, sleep transistor sizing, physical design, etc.) and advanced topics (noise suppression, data retention, memory power gating, etc.) of power gating will be covered. Ultra-low voltage design techniques (such as transistor sizing) will be introduced for aggressive power savings in mobile and wearable devices. New low power paradigms such as approximate computing will also be covered in this course. Finally, error-resilient circuit and system design techniques will be introduced for design margin reduction under process, voltage, and temperature variations.

CMOS 技术已扩展到纳米级范围。越来越多的微型晶体管聚集在集成电路，从而提高计算能力和集成电路的功能。然而，集成电路的功率消耗也随着晶体管的增多和工作频率的增强不断增高。能耗过大已成为 CMOS 集成电路的进一步发展的主要障碍之一。此外，纳米晶体管的电气特性也遭受过程参数的加剧变化以及供应电压和温度的变化的影响。传统的最坏情况设计引致性能、功耗、和集成电路领域的大量开销。

本次课程首先介绍纳米集成电路设计面临的挑战，随后讲解多种先进的低功耗设计技术，涉及到技术原理（设计挑战、休眠晶体管尺寸、物理设计等）和电源门控设计的高级主题 （噪声抑制、数据保留、存储电源门控等）。还将介绍适用于移动和可穿戴设备主动节电的超低电压设计技术，以及新的低功耗范式（如近似计算）。最后针对工艺、电压和温度变化下的设计裕度降低，介绍容错电路和系统设计技术。

Contents目录

Day One  第一天

1. Nanoscale IC design challenges

纳米级IC设计挑战

2. Overview of low power design techniques

低功耗设计技术

3. Power gating I — Fundamentals

电源门控第一部分—原理

4. Power Gating II — Advanced topics

电源门控第二部分—高级主题

Day Two   第二天

5. Ultra-low voltage IC design

超低压IC设计

6. Approximate computing

近似计算

7. Error-resilient circuit and system design

容错电路和系统设计

附件2：

授课专家简介

Hailong Jiao

埃因霍芬理工大学教授

比利时微电子研究中心IMEC研究员

Hailong Jiao于香港科技大学获得电子和计算机工程博士学位后进入荷兰埃因霍芬理工大学电气工程系的电子系统团队，并被评为教授，同时还兼任比利时微电子研究中心IMEC研究员。他的主要研究领域是低功耗和超低功耗的容错VLSI电路与系统设计，包括容错系统、近似计算、超动态电压缩放、电源-地门控技术、稳健和高能效的电源分布网络、低功耗和稳健存储器电路和容噪声互连等，同时还致力于新兴设备和设备-电路协同设计、3D集成和可制造性设计。他合著并发表在国际性期刊和大会的论文30余篇，并拥有2项专利。他是Elsevier Microelectronics Journal 和World Scientific Journal of Circuits, Systems, and Computers的副编辑，同时担任了多个会议的技术委员会成员，包括：IEEE Asia and South Pacific Design Automation Conference (ASP-DAC 2016)、HiPEAC 2015 (MemTDAC: Memristor Technology, Design, Automation and Computing)、IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2014, 2015)、ACM/SIGDA Great Lakes Symposium on VLSI (GLSVLSI 2011)

附件3：

报名回执表

“纳米级低功耗容错数字IC设计高级培训班”报名回执表

注：姓名拼音用于制作证书，请学员仔细填写，格式要求为全拼、姓和名分开、首字母大写，如张三拼音为Zhang San

文章如有侵权，私信留言，我们会以最快的速度处理。QQ/微信：416000888  邮箱416000888@qq.com

荐文（回复数字 1-40 查看内容）

33 、美国禁运芯片，中国危中有机

34、 2015压力最大公司排行榜

35 、芯片的生产和封装工艺介绍

36、 全球24家牛逼的半导体厂家

37、 台湾咨询时报看中国半导体业

38、摩尔定律50年：过去与未来

39、中国内地集成电路设计公司及原厂（TOP 60 ，收藏）

半导体行业观察www.icbank.cc 微信 icbank

半导体圈www.icbank.org 微信 icquan

黑科技www.kejihei.com 微信kejihei

半导体行业联盟 微信 icunion

..............................................................

半导体行业观察 | www.icbank.cc | 微信icbank

私人QQ微信：416000888

投稿邮箱：416000888@qq.com

关 注 半 导 体 行 业 的 跌 宕 起 伏