世界环境日，京瓷共前行
点击上方【KYOCERA京瓷中国】关注我们
每年的6月5日是世界环境日，它反映了世界各国人民对环境问题的认识和态度，表达了人类对美好环境的向往和追求。京瓷集团自创业以来，在“敬天爱人”的公司理念下，将“与社会共生”、“与世界共生”、“与自然共生”这三个“共生（LIVING TOGETHER）”作为集团所有活动的基础，通过制定《京瓷集团环境安全方针》、《京瓷集团长期环境目标》、《京瓷集团环境安全目标》等策略，积极推进开展各项环保活动。
在屋顶、墙面等闲置空间安装太阳能发电系统，利用可再生的太阳能资源，削减传统石化燃料发电的使用，从而降低温室气体的排放量。对企业来说，这样既可以减少传统电网用电方面的经费，又可以帮助企业树立和宣传环保的形象，为社会和环保做出贡献。
华北地区-施耐德（北京）中低压电器有限公司
装机容量2376kW
华中地区-久保田农业机械（苏州）有限公司
装机容量3588.48kW
华南地区-丰田合成（佛山）汽车部品有限公司
装机容量2350.08kW
1985年10月，京瓷向甘肃省拥有131户700名村民的园子乡赠送了10kW的太阳能发电系统。据甘肃自然能源研究所检测结果显示，目前此发电系统性能良好，运转正常。这也证实了京瓷太阳能组件的高技术含量及长期运行的稳定可靠性。
同时，京瓷集团为了让肩负下一代重任的孩子们在学校教育中加深对环境问题和能源的理解，从2002年开始在日本实施以太阳能电池为题材的“太阳能环保巡回讲座”。该讲座从2009年开始也在中国国内实施，至今已为106所小学校，约12650名小学生提供了太阳能科普讲座。京瓷通过这种方法，向孩子们传达了珍惜地球资源、保护环境的重要性。京瓷将坚持不懈地开展这种启蒙教育活动、为促进孩子们心中树立关爱地球的思想而努力。
关注京瓷中国官方微信号
获取最新消息
WOW
如果你也在看 我们一起看
推荐帖子
- ADC相关知识
- ADC具有各种速率，使用不同的接口电路，并可提供不同的精确度。最常用的ADC类型包括闪速ADC、逐次逼近ADC和sigma-deltaADC。1.闪速ADC闪速ADC是转换速率最快的一类ADC。闪速ADC在每个电压阶跃中使用一个比较器和一组电阻。因此4位ADC具有16个比较器，8位ADC则具有256个比较器。所有的比较器输出连接到一块逻辑器件上，该逻辑器件根据比较器的电压高低确定输出。闪速ADC的转换速率是比较器延迟和逻辑器件延迟(逻辑器件的延迟通常可以忽略不计)之和。闪速ADC
-
KG5
模拟与混合信号
模拟与混合信号- 传统差动放大器的缺点及解决方案
- 经典的分立差动放大器设计非常简单，一个运算放大器和四电阻网络有何复杂之处？经典的四电阻差动放大器如图1所示，但是这种电路的性能可能不像设计人员想要的那么好。本文从实际生产设计出发，讨论了与分立电阻相关的一些缺点，包括增益精度、增益漂移、交流共模抑制(CMR)和失调漂移等方面。 图1.经典分立差动放大器 该放大器电路的传递函数为： 若R1=R3且R2=R4，则公式1简化为： 这种简化有助于快速估算预期信号，但这些电阻绝不会完全相
-
fish001
模拟与混合信号
- 无线电的历史和概念及其关键技术
- 无线通信技术的发展，无线用户的数量急剧增加，使得频谱资源变得越来越紧张，如何充分提高无线频谱的利用率成为亟待解决的技术问题。认知无线电技术提出了一种新的解决思路，其核心思想就是使无线通信设备具有发现频谱空洞并合理利用所发现的空洞的能力。虽然认知无线电技术能以更为灵活的方式来管理有限的频谱资源，但要真正将其应用于实际通信系统还需解决包括频谱检测、自适应频谱资源分配和无线频谱管理等关键技术问题。1认知无线电技术提出的背景随着无线通信技术的飞速发展，频谱资源变得越来越紧张。
-
Jacktang
无线连接
- MSP430 JTAG原理图
- 本帖最后由paulhyde于2014-9-1509:18编辑bucuoMSP430JTAG原理图
-
3171068906
电子竞赛
- 同步整流可改善反激式电源的交叉调整率
- 当选择一个可从单电源产生多输出的系统拓扑时，反激式电源的英文一个明智的选择。由于每个变压器绕组上的电压与该绕组中的匝数成比例，因此可以通过匝数来轻松设置每个输出电压。在理想情况下，如果调节其中一个输出电压，则所有其他输出将按照匝数进行缩放，并保持稳定。然而，在现实情况中，寄生元件会共同降低未调节输出的负载调整。在本电源小贴士中，我将进一步探讨寄生电感的影响，以及如何使用同步整流代替二极管来大幅提高反激式电源的交叉调整率。例如，一个反激式电源可分别从一个48V输入产生两个1所述的12V
-
王达业
模拟与混合信号
- 【翌创ET6001测评】FOC电流环算力
- 测试目的：评估在200M主频下的执行FOC电流环的算力测试结果：如下图所示，ADC完成采样中断时，置IO为高电平，读ADC，计算FOC电流环，设置PWM输出，置IO为低电平。测试得到单次FOC电流环时间为1.72uS。说明：由于我开发环境，暂无法DEBUG，无法单次调试抓内存数据，只能通过GPIO测定FOC电流环执行时间；开发板是只有IO的最小系统，没有BLDC电控需要的MOS驱动以及ADC配合PGA的真实采样环路，所以测试的仅为算力测试。一般在1
-
majorshu
国产芯片交流
京公网安备 11010802033920号