德州仪器达芬奇技术助力最新一代爱可视便携式视频播放器

2006-09-20来源: 电子工程世界关键字:内核  处理器  数字

针对便携式媒体市场精心优化的 TI 达芬奇技术双内核处理器首次亮相

 

  日前,德州仪器 (TI) 宣布一款基于达芬奇技术的最新双内核处理器成为爱可视新近系列便携式视频播放器 404、504 及 604 的核心器件,从而进一步推动了便携式媒体市场的发展。基于达芬奇技术的新型数字媒体处理器针对便携式媒体播放器 (PMP) 市场可实现更低功耗及卓越的音视频、影像和系统控制功能。凭借该产品,爱可视推出了价格最低的超轻薄便携式视频播放器。(更多详情,敬请访问:www.ti.com/portablemedia2

 

初步调查显示,新型爱可视便携式视频播放器集成了更高视频质量、更长电池使用寿命、小巧精致的设计以及其它众多优良特性以满足用户需求。五款新型爱可视产品中,404 及 404 Camcorder 的外形十分小巧,504 具有 160GB 的超大内存,604 及 604 Wi-Fi 融入了创新技术。而爱可视 404 及 604 则堪称业界亮度最高的逾 1 千 6 百万色屏幕。

 

爱可视的创始人兼首席执行官 Henri Crohas 表示:“TI 基于达芬奇技术的媒体处理器可实现超高性能与丰富特性,从而使我们开发出响应迅速的易用型创新产品,无论在何种编码标准上,都能实现绝佳的 DVD 画质与视频性能。在 TI 的帮助下,我们的第四代产品线可迅速推出特色产品,以满足竞争激烈的市场需求。”

 

面向便携式市场的达芬奇技术

基于达芬奇技术的新型媒体处理器包含 ARM9TMS320C64x+ DSP 内核以及视频/影像协处理器,为便携式市场提供了高度优化的解决方案。该款可扩展处理器能够帮助制造商在同一个平台上集成更多功能、简化设计工作,并缩短生产时间,以建立种类齐备的产品线。TI 基于达芬奇技术的多种产品为开发人员提供了重要的升级路径,使其可轻松调整对整个视频处理产品线的投资。

 

“爱可视能够快速开发出最大程度体现达芬奇技术灵活性与性能的创新产品,”TI 数字信号处理系统部副总裁 Greg Delagi 表示:“作为便携式视频播放器市场领域的先锋,爱可视完美地借助 TI 最新视频技术,向市场推出了各种极具吸引力的产品,从而满足甚至超过消费者的需求期望。”

 

TI基于达芬奇技术的新型媒体处理器提供多种外设,其中包括 USB 2.0 高速设备及主机、硬盘驱动 (HDD) 接口、屏幕视控系统功能、LCD 接口,所有外设均可用于 PMP 市场。为了延长电池使用寿命,该处理器支持多种内核电压与功率域,这使系统能够通过“关闭”待用功能来降低功耗。该器件还支持各种最常用标准下的 DVD 画质视频,其中包括 MPEG4、MPEG2、WMV9 以及 H.264。此外,爱可视还充分利用 TI 其它数字与模拟专业技术,开发新型便携式媒体播放器,这些技术包括电源管理、微控制器与逻辑器件。

 

       如欲了解有关爱可视便携式视频播放器销售点的更多详情,敬请访问: www.archos.com/store 

 

业界领先的 TI 达芬奇技术

达芬奇处理器建立在业界最高性能的 DSP 平台 TMS320C6000的基础之上,该平台采用了 TI 最新 C64x+ DSP 内核。达芬奇处理器包含可扩展、可编程片上系统 (SoCs)(可从 DSP 及 ARM 内核进行定制),以及优化的加速器与外设,以全方位满足各种数字视频终端设备对价格、性能及功能等多方面的需求。为了加速产品上市进程,达芬奇技术的支持系统包括端对端视频社群、系统集成商,以及掌握达芬奇技术知识与视频系统专业技术的软硬件解决方案供应商。

 


基于达芬奇技术的产品系列包括处理器、软件、工具与支持,以满足各种应用的数字视频需求。如欲了解有关 TI 达芬奇技术的更多详情,敬请访问: www.thedavincieffect.com 。

关键字:内核  处理器  数字

编辑: 引用地址:https://news.eeworld.com.cn/newproducts/consumer/200609/6154.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:欧胜带有D类扬声器放大器的高保真音频数字模拟转换器
下一篇:欧胜给联想多媒体电话带来清灵通透的声音

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

速度!兆易创新RISC-V内核MCU登场,布局新赛道

8月22日,向来低调的兆易创新(GigaDevice)在北京召开了一场盛大的、主题为“智领全球,芯动未来”的发布会,这次会议的主角是:基于RISC-V内核的32位通用MCU——GD32V系列。新品一经发布,技术微信群便自发开启了讨论模式:“RISC-V 芯片量产了?”“是不是和兆易F103系列引脚兼容啊?底层库兼容吗?”“期待,兆易速度真快!一整套开发环境,还有那么多demo !“无疑,越来越受欢迎的 RISC-V 内核及落地产品,成了全场关注的焦点。为何是 RISC-V?众所周知, 作为国内首家推出 ARM 系列的32位通用 MCU 产品公司,兆易创新拥有非常全面的产品线,可以满足各种应用需求。据兆易创新代理总经理何卫介绍,目前
发表于 2019-09-02
速度!兆易创新RISC-V内核MCU登场,布局新赛道

stm32f429的u-boot、uclinux内核烧写说明

的Flash即可或使用ST Flashloader工具,将之前生成的u-boot.bin文件烧入STM32F429的Flash亦可。在这里我所编译得到的u-boot大小约为108KB左右 四、Linux kernel/rootfs 编译1. 进入内核文件目录:  cd lux2. 配置裁剪linux kernel(可选项,如果不需要可以跳到下一步)           make menuconfig3.编译linux:     make xipImage       再进入该目录
发表于 2019-08-28
stm32f429的u-boot、uclinux内核烧写说明

兆易创新推出GD32V系列RISC-V内核32位通用MCU新品

现在,直接使用GD32V系列32位通用MCU以创意灵感拥抱RISC-V的开发世界!2019年8月22日,北京 — 业界领先的半导体供应商兆易创新GigaDevice(股票代码603986)宣布,在行业内率先将开源指令集架构RISC-V引入通用微控制器领域,正式推出全球首个基于RISC-V内核的GD32V系列32位通用MCU产品,提供从芯片到程序代码库、开发套件、设计方案等完整工具链支持并持续打造RISC-V开发生态。作为GD32 MCU家族基于RISC-V内核的首个产品系列,全新的GD32VF103系列RISC-V MCU面向主流型开发需求,以均衡的处理效能和系统资源为RISC-V进入市场主流应用提供了高性价比的创新之选。新品首批
发表于 2019-08-23
兆易创新推出GD32V系列RISC-V内核32位通用MCU新品

兆易创新推GD32V系列RISC-V内核32位通用的MCU新品

2019年8月22日,北京 — 业界领先的半导体供应商兆易创新GigaDevice(股票代码603986)宣布,在行业内率先将开源指令集架构RISC-V引入通用微控制器领域,正式推出全球首个基于RISC-V内核的GD32V系列32位通用MCU产品,提供从芯片到程序代码库、开发套件、设计方案等完整工具链支持并持续打造RISC-V开发生态。作为GD32 MCU家族基于RISC-V内核的首个产品系列,全新的GD32VF103系列RISC-V MCU面向主流型开发需求,以均衡的处理效能和系统资源为RISC-V进入市场主流应用提供了高性价比的创新之选。新品首批提供了14个型号,包括QFN36、LQFP48、LQFP64
发表于 2019-08-23
兆易创新推GD32V系列RISC-V内核32位通用的MCU新品

ARM920T_内核 und与svc异常模式分析

, #0x10 msr cpsr, r0  /* 设置 sp_usr */ ldr sp, =0x33f000001. 执行swi 0x***  指令,内核从用户模式切换至svc模式,CPU跳至0x4地址执行代码,之后同und异常流程一样。 ldr pc, =swi /*vector 8*/swi: /*设置专属sp_svc*/ ldr sp,=0x33e00000 /*保护现场*/ stmdb sp!, {r0-r12,lr} /*异常处理*/ mov r4,lr bl print4 mrs r0,cpsr ldr r1,=swi_string bl printException sub r0, r4
发表于 2019-08-22
ARM920T_内核 und与svc异常模式分析

ARM920T_内核MMU与cache应用分析

一、cache分类及应用场合cache是内存和CPU之间的高速缓冲存储器,其分为icache(指令缓存)和dcache(数据缓存)。如果开启了cache,当CPU运行时会将正在运行的指令地址附近的指令或者数据调入cache,这样当运行下一条指令或用到下一条数据时直接从cache中查找,如果查找不到再访问内存,以此加快CPU执行速度。icache可以直接开启,而dcache需要开启MMU之后才能开启。在启动文件中开启icache的代码可以放在时钟速度配置完成之后,代码如下:    bl enable_icache enable_icache:    mrc p15, 0, r0, c1
发表于 2019-08-22
ARM920T_内核MMU与cache应用分析

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关:

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved