第一本可配置处理器专著中文版近日面世-新品-电子工程世界网

分享到: 微博; QQ; 微信; LinkedIn

中国北京 2006年8月16日讯 –Tensilica公司总裁和首席执行官Chris Rowen博士的著作《复杂SoC设计》是2004年于美国出版的第一本系统论述可配置处理器产生的原因、开发原理及其在复杂SoC设计中应用的权威专著。该书中文版经过国内专家的辛苦努力，终于在近日由中国机械工业出版社正式在国内出版发行。

Chris Rowen博士是斯坦福大学博士,著名计算机体系架构专家John Hennessy的弟子。1984年，他帮助John Hennessy创立了MIPS体系架构和MIPs公司，他也是MIPs公司的微处理器研发副总裁。业界评论Chris Rowen博士是近期13位对半导体技术发展有重要影响的人物之一。

哈佛大学商学院Clayton M.Christensen教授在序言评论：“最终, 软件工程师将能够设计全定制的处理器, 以便对软件应用的性能进行优化。正如个人计算机的出现使得很多工作人员可以第一次使用计算机来组织工作任务, 可配置处理器的出现也将改变芯片设计师和芯片用户的工作方式, 未来将会和过去有很大的差异。

Chris Rowen在书中描述的设计原理和技术对希望充分利用这些变化创造新的财富增长的公司，是极为有用的。我非常感谢他为半导体业界带来的这份礼物。”

《复杂SoC设计》中文版的面世, 将帮助中国的设计工程师更容易地解读Tensilica独创的可配置处理器技术产生的历史渊源以及开发原理, 对中国设计师最终实现加速中国本地SOC设计和创建更多具有自主知识产权的SOC芯片必将具有深远意义。

关键字：复杂SoC 设计 MIPS

编辑：引用地址：https://news.eeworld.com.cn/newproducts/control/200608/5508.html

本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有，本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播，或不应无偿使用，请及时通过电子邮件或电话通知我们，以迅速采取适当措施，避免给双方造成不必要的经济损失。

上一篇：Ramtron举办VRS51L3074设计大赛
下一篇：量研集团发布突破性触摸传感器芯片

: 关注eeworld公众号
快捷获取更多信息

: 关注eeworld服务号
享受更多官方福利

UltraSoC日前宣布其嵌入式分析架构实现了一次重大扩展，支持设计人员和创新者将强大的、由数据驱动的功能集成至他们的产品中。汽车、存储和高性能计算行业的开发人员现在可以在其产品中集成更复杂的、基于硬件的安全、防护、和性能微调功能，同时在系统级芯片（SoC）开发周期中使用UltraSoC的技术，还将在产品上市时间和成本方面获得极大优势。这些新功能支持SoC设计人员构建具有多达65,000个组件的片上监测和分析系统，从而为拥有数千个处理器的系统提供无缝支持。未来随着功能的迭代将可以支持拥有更多数量处理器的百万兆级（Exascale）系统。除了显著提升的扩展能力之外，新的系统内存缓冲区（SMB）知识产权（IP）还支持嵌入式

发表于 2019-03-01

SoC存储器元件设计　将面临复杂与矛盾决策

SoC架构过去以处理器效能或低功耗元件为设计基础，然而近年也开始重视存储器元件。因此，芯片制造商现在得考量更多前端决策，包括摆置(placement)、存储器类型、接取优先次序(access prioritization)等。据Semiconductor Engineering报导，从存储器接取来讨论，设计人员可透过软件进行优先化，也可直接用物理方式，像是将处理器贴近存储器来减低延迟性，或将电线调粗。此外，也可设计从记忆槽外接存储器，尽管延迟性提高，成本却可降低。外接存储器尺寸虽可加大，不过封装选择也往往造成新的问题。而芯片业者也得决定存储器速度、电压、功能、软件等等。举例来说，有的软件

发表于 2015-12-11

利用8051内核使SoC设计不再复杂的模拟仿真

1 概述随着集成电路工艺技术的发展和EDA设计水平的迅速提高，基于知识产权IP(Intellectual Property)核进行系统芯片SoC(System on Chip)设计的能力和技术得到了大大提高。利用该技术，可以将整个系统包括微处理器、ASIC、内存和外设等集成到一个芯片中。在进行SoC 芯片设计过程中，由于8051系列单片机的广泛使用和成熟的技术，许多SoC芯片的设计者在选用8位处理器做内核时常采用8051。SoC芯片的设计是十分复杂的，不仅要考虑芯片IP核的系统构成、软硬件协同设计、不同工艺的综合等问题，还要考虑在设计过程中，如何实现对芯片的模拟验证以及设计成功后针对该芯片仿真装置的实现，从而促进所设计系统芯片

发表于 2014-02-14

设计与验证复杂SoC中可综合的模拟及射频模型

设计与验证复杂SoC中可综合的模拟及射频模型设计用于SoC集成的复杂模拟及射频模块是一项艰巨任务。本文介绍的采用基于性能指标规格来优化设计(如PLL或ADC等)的方法，可确保产生可制造性的鲁棒性设计。通过这样的设计，开发者能在保证成本效益和不超预算的前提下，高效、及时地将产品或器件推向市场。对于当今复杂系统级芯片(SoC)设计，尤其是含有复杂模块如PLL或ADC等的设计，利用综合平台设计者能获得以下好处：1) 可根据性能规格来创建最优的模块设计；2) 可对性能与设计余量空间(如芯片面积与速度之间等)之间的折衷进行评估；当使用者输入性能指标规格时，综合平台通过将电路公式表示为凸出的优化问题，可同时对器件尺寸

发表于 2012-03-31

复杂SoC设计中的功率管理 (下)

的功率可能会大于低压逻辑电路中节省的功率。另外，电压岛的设计可能需要采用电平转换单元，以确保在电压域之间信号传输的正确转换。除了降低供电电压外，还可以根据系统要求改变某一电压岛的供电电压。相对于其它挑战而言，这种方法要求采用已经在所有电压下经过特性化的单元。Synopsys的可缩放多项式模型(Scalable Pdynomial Model, SPM)支持必要的时序和功率信息，非线性查找表格模型(Non-Linear look-up table Model, NLM)也可用于电压岛的设计。SOC还可以设计电源关断的特定电压岛，以消除它们的泄漏功率。这些电压岛要求采用电源隔离单元，可以是简单

发表于 2012-03-12

复杂SoC设计中的功率管理 (上)

长期以来，降低功耗一直是芯片设计中的重要需求。随着更大、更快的集成电路应用于便携式产品中，这个需求变得日益重要。因此，贯穿整个设计流程的功率管理技术也在不断改进，以确保产品的各个部分均得到适当、高效的功率供应，同时保证产品的可靠性。诸如多电压岛，以及时钟频率和阈值电压的动态调整等技术，均有助于在提供高性能的同时，节省便携产品中的电池能量。更为重要的是，SOC在尺寸和速度方面的增长已经给大量的设计带来了功耗方面的挑战，而这些挑战并不属于传统的受供电限制的范畴。在这些设计中，热耗散和可靠性方面的问题，例如电迁移和电压降已经变得极为关键。深亚微米设计中的功率问题

发表于 2012-03-12