英特尔和IBM实现芯片突破延续摩尔定律-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

北京时间1月28日消息，据国外媒体报道，英特尔和IBM本周五分别宣布，已经通过新技术解决了长期困扰芯片行业的一大难题，确保未来的芯片变得体积更小、功能更强大。分析师认为，这是过去40年里晶体管技术最大的突破之一。

英特尔周五表示，已经开发出新材料来制造晶体管，从而可以解决长期困扰芯片技术发展的电子泄漏和发热问题。与当前材料相比，新材料可以降低晶体管电子泄漏10倍以上，提升晶体管性能20%以上。VLSI研究公司主管丹·哈奇森(Dan Hutcheson)表示：“自上世纪60年代以来，我们从未改变过制造晶体管的基础材料。因此，这无疑是一个巨大的突破。”

哈奇森同时表示：“新技术将让摩尔定律得以延续。”英特尔联合创始人高顿·摩尔(Gordon Moore)1965年提出，单位面积芯片上的晶体管数量大约每两年增加一倍，这就是著名的摩尔定律。多年以来，芯片产业的发展一直遵循着这一规律。但是，随着芯片体积越来越小，发热量成为制约芯片技术发展的一大瓶颈，很多业内人士认为，摩尔定律将成为历史。

晶体管新技术的推出，意味着英特尔、IBM和其它厂商可以采用更先进的技术，例如45纳米生产工艺来生产下一代芯片。英特尔表示，该公司将于今年底把新技术用于新型处理器，从而获得更大的领先优势。英特尔数字企业集团副总裁史蒂夫·史密斯(Steve Smith)表示：“我们相信，这些新产品可以提供更高的性能。与现有产品相比，它们在媒体应用方面的性能提升将达到两位数百分比。”

IBM预计，该公司的新技术将于明年用于AMD和东芝等合作伙伴的芯片。研究人员认为，通过英特尔和IBM研发的新技术，芯片生产工艺至少还可以再进步两代，达到22纳米。现有的晶体管主要采用基于硅的材料，随着晶体管体积的缩小，目前的材料层仅有5个原子厚，由此必然会导致大量电子泄漏，并产生不必要的热量。

关键字：晶体管电子泄漏编辑：引用地址：https://news.eeworld.com.cn/news/analog/200701/8065.html

上一篇：瞄准低成本DNA检测，“多分割”阵列结构基因芯片问世
下一篇：模拟IC从不缺少增长的动力

推荐阅读

NVIDIA下一代Hopper架构曝光！采用5nm工艺晶体管超1400亿

据媒体报道，NVIDIA下一代主要面向高性能计算、人工智能等Hopper架构，将会采用5nm工艺制程，晶体管多达1400亿个，面积核心达到了900平方毫米，是有史以来最大的GPU。　　作为参考，NVIDIA自家旗舰Ampere架构的A100为542亿个晶体管（每平方毫米约为6560万个晶体管），AMD阵营中采用Aldebaran架构的Instinct MI200系列为582亿个晶体管（每平方米约为7360万个晶体管），GH100是它们的2.5倍左右。Hopper架构的GH100在5nm的加持下，能够在单芯片封装下轻松做到每平方毫米1.5亿个晶体管。　　不过这一说法遭到了存疑，因为当前EUV光罩的限制为858平方毫米，而GH100

发表于 2022-02-10

NVIDIA下一代Hopper架构曝光！采用5nm工艺 <font color='red'>晶体管</font>超1400亿

Ambiq亚阈值晶体管技术可实现低至6μA/MHz功耗水平

作为物联网 (IoT) 应用超低功耗处理器解决方案的供应商，Ambiq 独特的基于亚阈值功耗优化技术 (SPOT)平台，可以极大优化产品的功耗。亚阈值晶体管技术晶体管在达到或超过其阈值电压时处于“开启”状态。传统的晶体管电路是为超阈值操作而设计的；但是，这会导致高功耗。与在 1.8 V 下工作的传统超阈值晶体管电路相比，使用亚阈值区域的晶体管电路可以在 0.3 V 下工作。这种较低的电压不仅节省了设计复杂性的成本，而且还降低了静态和动态功耗。基于亚阈值功率优化技术平台的 Apollo3 Blue Plus开发板。图片由 Ambiq 提供设计由在亚阈值电压下工作的晶体管电路组成的系统面临着一些艰巨的挑战。这些挑战可能包括

发表于 2022-01-25

Ambiq亚阈值<font color='red'>晶体管</font>技术可实现低至6μA/MHz功耗水平

台积电自曝2nm晶体管新结构：终于告别FinFET

近日，中国集成电路设计业2021年会暨无锡集成电路产业创新发展高峰论坛（ICCAD 2021）举行。据媒体报道，会上，台积电南京公司总经理罗镇球表示，台积电将于明年3月推出5nm汽车电子工艺平台，汽车工艺产品会符合所有汽车安全规则。同时，他还透露，台积电将在2nm节点推出Nanosheet/Nanowire的晶体管架构并采用新的材料。罗镇球最后表示台积电从今年开始大幅提升资本开支，在2021年-2023年，会在已扩产的基础上投资超过1000亿美元。Nanosheet/Nanowire晶体管应该取代的是FinFET（鳍式场效应晶体管），不同于三星在3nm上直接上马GAA（环绕栅极晶体管），台积电3nm（至少第一代）仍延续FinFET

发表于 2021-12-23

台积电自曝2nm<font color='red'>晶体管</font>新结构：终于告别FinFET

学子专区—ADALM2000实验：MOS差分对

StudentZone— ADALM2000 Activity: MOS Differential Pair学子专区—ADALM2000实验：MOS差分对目标本次实验旨在研究使用增强模式NMOS晶体管的简单差分放大器。2021年6月学子专区文章中提出的关于硬件限制问题的说明对本次实验也是有效的。通过提高信号电平，然后在波形发生器输出和电路输入之间放置衰减器和滤波器（参见图1），可以改善信噪比。本次实验需要如下材料：►两个100 Ω电阻►两个1 kΩ电阻►两个0.1 μF电容（标记为104）图1.11:1衰减器/滤波器本次实验的所有部分都会使用该衰减器和滤波器。材料►ADALM2000主动学习模块►无焊面包板►跳线►两个10 k

发表于 2021-12-20

日本开发出GaN和SiC混合晶体管

是第三代宽禁带半导体材料中发展比较成熟的材料。近年来，迅速发展起来的以GaN、SiC 为代表的宽禁带半导体材料是固态光源和电力电子、微波射频器件的“核芯”，在半导体照明、新一代移动通信、智能电网、高速轨道交通、新能源汽车、消费类电子等领域具有广阔的应用前景，可望成为支撑信息、能源、交通、国防等产业发展的重点新材料，进行宽禁带半导体材料的相关技术研发正在成为全球半导体产业新的战略高地。近日，日本国家先进工业科学技术研究所（AIST）宣布，它成功地制造并验证了混合晶体管的制造和操作，该晶体管将使用GaN的高电子流动性晶体管和使用SiC的PN二极管整体集成在一起。研究结果由AIST先进电力电子研究中心电力设备团队高级研究员中岛明彦和原田信

发表于 2021-12-19

日本开发出GaN和SiC混合<font color='red'>晶体管</font>

双通道晶体管沟通毫伏表的运用留意事项

① 机械调零。在通电前，先调整电表指示的机械零位。② 接通电源。按下电源开关，发光二极管灯亮，仪器马上作业，为确保功用安稳，可预热非常钟后运用。③ 将量程开关置于恰当量程，再参与丈量信号。若丈量电压不知道，应将量程开关置于最大档，然后逐步减小量程。④ 中选十V，1V，0.1V，十mV，1mV量程时，读数看表头中满刻度为十的表盘；中选30V，3V，0.3V，30mV，3mV量程时，读数看表头中满刻度为3的表盘。例如：中选用0.3V的挡位，读数时看满刻度为3的表盘，若此刻指针指在1的方位上，则实习丈量电压为有用值0.1V。图沟通毫伏表⑤ 晶体管毫伏表运用时应笔直放置，待测信号经过信号线经输入插座进入晶体管毫伏表。⑥ 在丈量前要先估量

发表于 2021-12-15