IMEC携手英飞凌取得重大技术突破,将多栅极晶体管推向新的维数

最新更新时间:2007-06-25来源: 电子工程专辑关键字:纳米  工艺  测试  介质 手机看文章 扫描二维码
随时随地手机看文章

在日本东京举办的超大规模集成电路研讨会(VLSI Symposium)上,半导体研究中心IMEC发布了一项该公司在32纳米以下工艺技术的重大进展。所提出的报告重点介绍多栅极场效应晶体管(MugFET),英飞凌称,这是已经实现的多项研究结果中的最大成果。

英飞凌的研究工作小组由CMOS Device Innovation的首席科学家Klaus Schrufer领导,据一位公司发言人表示,它不仅实现了更高的复杂性,也成功地测试了关键路径上的信号开关时间以及开关可靠性。

利用这种晶体管类型实现的器件支持迄今为止测量过的最短的反向器延迟时间—达到13.9ps。这相当于比以前的实现方案改进了40%。虽然这种器件以65纳米工艺技术制造,在向32纳米节点转移—有望在2011年或2012年左右实现—之前,该公司并没有计划把它用于大批量产品生产之中。

三维MugFET是FinFET方法的一种特殊实现,据称是未来芯片生成的一项重大挑战。虽然它有助于缩小尺寸、缩短开关时间,但是,更重要的是在小型几何尺寸的芯片中降低泄漏电流,与目前的二维(平面)单栅极晶体管相比,要把它制造出来将面临更多的困难。

这种晶体管的成份是一种先进的高k栅介质和金属栅极。纳米级平面器件中的渗杂物变化是未来缩放器件尺寸的关注焦点之一,FinFET能在没有沟道杂质物的条件下工作。

与目前的65纳米标准CMOS晶体管相比,这种晶体管具有关断电流下降90%以及晶体管开关功耗下降50%的特点,因此,有可能极大地削减为下一代芯片的功耗。

制造这种器件所需要的器件架构以及制造工艺是在IMEC核心合作项目范围内开发的。英飞凌和德州仪器联合实现了芯片。尽管包括Qimonda、英特尔、 Micron、NXP、松下、三星、STM TSMC和Elpida在内的其它的半导体公司也参与了基础研究,英飞凌认为,在整个特殊工艺的改进中,与其它的合作-竞争者相比,英飞凌具着重要的领头作用。“只有我们知道这一工艺是如何安排的,”英飞凌的一位发言人称,英飞凌会保守秘密,直到新的晶体管实现大批量生产之时。

关键字:纳米  工艺  测试  介质 编辑: 引用地址:https://news.eeworld.com.cn/news/analog/200706/14305.html

上一篇:日本自旋晶体管基础实验获成功
下一篇:新一届元件百强热捧CEF西安电子展

推荐阅读

台积电法说会要点:3纳米于下半年量产
今(13)日,台积电举行在线法人宣讲会并发布了截至12月31日的2021财年第四季度财报。财报显示,台积电第四季度合并营收为4381.89亿元(新台币,下同)(约合158.46亿美元),较上年同期的3615.33亿元增长21.2%,连续第六个季度创纪录;净利润为1662.32亿元(约合60.11亿美元),较上年同期的1427.66亿元增长16.4%。在财报中,台积电还披露,他们去年四季度的毛利润率为52.7%,营业利润率为41.7%,净利润率为37.9%,均不及上一年同期,但略好于前一季度。会上,总裁魏哲家表示,3纳米制程进展符合预期,将于今年下半年量产。此外,他还表示,为应对影像传感器及非挥发性存储器等特殊制程强劲需求,台积电
发表于 2022-01-14
台积电第四季度净利润60亿美元,5纳米营收占比超过20%
了预期上限,毛利润率也达到了预期,接近预期上限。其中,5纳米制程晶圆出货量占据了总晶圆营收的23%;7纳米制程晶圆出货量占据了总晶圆营收的27%;先进制程(7纳米和更先进制程)晶圆占据了总晶圆营收的50%。
发表于 2022-01-14
消息称台积电将为英特尔设专线:生产3纳米芯片
据报道,消息人士称台积电计划在其中国台湾北部的新生产基地为英特尔生产3纳米芯片。该生产基地位于新竹市宝山区。该消息人士称,英特尔希望台积电利用3纳米制制造工艺,为其生产CPU和GPU的零部件。  在今日的财报电话会议上,台积电CEO魏哲家表示,台积电3纳米制程开发进展符合预期,将于下半年量产。这与业界之前的预期相一致。  分析人士称,通过与台积电合作,英特尔希望追上与竞争对手的技术差距。之前,英伟达和AMD等竞争对手,利用台积电代工产品,性能已经超超越了英特尔。英特尔市场份额的流失和利润的下滑,也证明了这一点。  上个月,英特尔CEO帕特·基辛格(Pat Gelsinger)访问了中国台湾,与台积电举行了会谈。虽然双方没有公布谈判
发表于 2022-01-14
德方纳米2021年预盈7.6亿元–8.3亿元,同比扭亏
德方纳米1月11日晚间公告,2021年德方纳米预盈7.6亿元–8.3亿元,同比扭亏。德方纳米指出,报告期内,公司新建产能释放,产销量相比2020年有大幅度的增长;上游原材料价格的上涨及磷酸铁锂市场供需偏紧等因素带动了公司产品价格的上涨;同时,得益于公司成本控制的有效推动及规模效益的显现,公司的盈利能力相比2020年有较大幅度的提升。在今年下游对正负极材料大幅上涨的背景下,德方纳米继续扩产。1月6日,德方纳米发布公告称,公司与曲靖市人民政府、曲靖经济技术开发区管理委员会签订了《年产33万吨新型磷酸盐系正极材料生产基地项目投资协议》,公司拟在曲靖经济技术开发区建设“年产33万吨新型磷酸盐系正极材料生产基地项目,项目总投资约人民币75
发表于 2022-01-12
德方<font color='red'>纳米</font>2021年预盈7.6亿元–8.3亿元,同比扭亏
高深宽比刻蚀和纳米级图形化推进存储器的路线图
) 和线宽粗糙度等缺陷带来的影响是显著的。例如,随机性限制通孔良率,并随通孔关键尺寸缩放不良。在小通孔关键尺寸处,即使是250W的扫描仪功率也可能不够,因此需要材料的创新以及后处理,以控制随着功率增加带来的EUV成本上升。多年来,泛林在原子层刻蚀 (ALE) 方面的工作证明了该工艺能够克服这一挑战。原子层刻蚀包括表面改性继而刻蚀的自限性步骤。当多次重复这一循环时,原子层刻蚀可以将特征的高频粗糙度变得平整。泛林及其合作伙伴在测试中测量了这种效应,EUV通孔局部关键尺寸均匀性 (LCDU) 因此提升了56%,从超过3纳米变为1.3纳米,对于某些芯片制造商来说可能还会降低到1纳米。局部关键尺寸均匀性的改善在上游有重要影响:由于泛林的刻蚀和沉积
发表于 2022-01-10
高深宽比刻蚀和<font color='red'>纳米</font>级图形化推进存储器的路线图
高通推出Snapdragon Ride™视觉系统,基于4纳米制程SoC打造
2022年1月5日,高通推出Snapdragon Ride™平台产品组合最新产品——Snapdragon Ride™视觉系统,该系统拥有全新的开放、可扩展、模块化计算机视觉软件栈,基于4纳米制程的系统级芯片(SoC)打造,旨在优化前视和环视摄像头部署,支持先进驾驶辅助系统(ADAS)和自动驾驶(AD)。Snapdragon Ride视觉系统集成了专用高性能Snapdragon Ride SoC和Arriver下一代视觉感知软件栈,采用业经验证的软硬件解决方案,提供多项计算功能以增强对车辆周围环境的感知,支持汽车的规划与执行并助力实现更安全的驾乘体验。Snapdragon Ride视觉系统支持灵活的部署选项,从符合入门级新车评价规范
发表于 2022-01-05
小广播
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved