拓展后的合作关系还将完善芯原 SoC 应用平台用于关键垂直市场
[2007年5月9日-中国上海，英国剑桥] 芯原股份有限公司（VeriSilicon Holdings Co., Ltd.，简称芯原）与 ARM (LSE: ARM; Nasdaq: ARMHY) 今天宣布，芯原被授权使用 ARM926EJ-S(TM) 处理器。除了提供 ARM922T(TM) 处理器和 ARM7TDMI(R) 处理器外，双方达成的授权协议还将芯原当前基于 ARM926EJ-S 处理器的产品拓展至了完全可整合性能的、可配置的缓存系统，以作为一个 ARM(R) 授权设计中心。该协议还进一步增强了芯原在消费电子产品（如音频/视频，语音和多媒体）等应用领域的 ASIC 全包设计能力。
凭借这项协议，芯原将能够直接为客户提供基于 ARM(R) 技术的用于任何代工厂/制程节点的设计。
芯原是一家无晶圆 ASIC 设计代工厂，该公司致力于提供同类最佳的垂直平台解决方案、系统知识和服务，以帮助 SoC（系统芯片）客户从芯片设计走向芯片生产。客户可以从众多芯原设计服务中进行选择用于各种代工厂，如芯片设计、系统软件开发、前后端设计以及制造服务。除了能够使用 ARM7(TM) 和 ARM9(TM) 系列微处理器，客户还可以从芯原的 V.Blox IP Library 中选择丰富而互补的各种 IP 产品和服务以满足他们的 SoC 的需要，如数字信号处理 (DSP) 产品以及高速 PHY、模拟信号功能模块和复合信号功能模块。
ARM 中国部门总裁谭军表示：“芯原广泛的 SoC 产品以及先进的设计能力将为我们的客户及合作伙伴带来覆盖众多设备的显著的产品性能优势。有了这份协议，芯原将能够增强其在确保面向移动、消费以及网络等高增长市场的复杂设计方面上的业已强大的发展动力。”
芯原总裁兼首席执行官戴伟民 (Wayne Dai) 博士表示：“我们很高兴拓展我们与 ARM 之间的合作伙伴关系，并期待将这些技术整合为我们 SoC 平台产品的一部分。通过把一整套 ARM 处理器纳入到我们的 ASIC 全包服务中，芯原可以满足这一最具挑战性的产品需求，并以低成本和低风险提供竞争力超群的解决方案。”
关键字：缓存 授权 代工 制程
编辑： 引用地址：https://news.eeworld.com.cn/news/control/200705/13512.html
推荐阅读
STM8 ADC转换模式-------带缓存的连续模式
STM8单片机ADC支持5种转换模式：单次模式，连续模式，带缓存的连续模式，单次扫描模式，连续扫描模式。连续和带缓存的连在连 换模式中，将ADC设为连续模式，该模式是通过置位 ADC_CR1寄存器的 ADON 位来启动的。● 如果缓存功能被使能(DBUF=1)，那么某个选定满数据缓存，当缓存被填满时，EOC(转换结束)标志被置位，如果EOCIE位已被置位，则会产生一个中断，然后一个新的转换自动开始。如果某个数据缓存寄存器在被读走之前被覆盖，OVR标志将置1。如果要停止连续转换，可以复位清零CONT位来停止转换或者复位清零ADON位来关闭ADC的电源。使用连续模式带缓存功能查询方式读取数据代码如下：#include "
发表于 2021-09-18
STM8单片机ADC带缓存的连续采样模式
在上一篇文章中说了STM8的ADC连续采样模式，为了提高采样的精度和速率，STM8单片机还提供了带缓存的连续采样模式，也就是说ADC会连续采集8个数据，放在缓存中，读取数据时可以一次从缓存中读取8个数据，这样就可以通过8个数据数据计算平均值，使得采样的结果更加准确。下面看一下官方文档中的对缓存模式的介绍。通过文档中可以看出，要开启缓存模式，只需要将ADC_CR3寄存器中的COUNT为DBUF设置为1，就可以开启缓存模式了。当开启缓存模式后，采样的结果将不会存放在ADC_DR寄存器中，而是会将结果依次存放在ADC_DB0R寄存器到ADCDB7R寄存器，连续读取8次数据，存储在这8个寄存器中。读取数据的时候，依次从这8个寄存器中读取
发表于 2021-09-16
stm32 ADC 使用DMA双缓存
半缓存中断https://www.bilibili.com/read/cv5242250/
发表于 2021-08-16
嵌入式软件跟踪信息嵌套缓存机制和解析机制的设计
之间进行交互的信息以及程序运行的顺序等。本项目设计的实时跟踪系统基于运行时跟踪调试手段，采用ARM11系列处理器作为硬件开发平台，运行于Nucleus实时操作系统上。Nucl eus实时操作系统为抢先式多任务操作系统，在程序执行过程中，低优先级任务会被高优先级任务抢占，可能出现跟踪任务冲突而导致跟踪信息相互覆盖、乱序等问题。特别是在跟踪信息量较大时，一旦超过传输峰值就会造成跟踪信息的丢失。该实时跟踪系统采用特殊缓存机制和解析机制，能够解决跟踪信息丢失的问题，实现跟踪信息的完整、有序传输。1 原始跟踪方案实时跟踪系统由跟踪信息缓存单元、传输控制单元和PC端解析单元组成，如图1所示。其中，跟踪信息缓存单元负责对跟踪信息的组装和跟踪缓存
发表于 2021-05-08
STM32_USB之完全双缓存(包括发送和接收) -- 更新中断处理
STM32的USB双缓存接收代码其实已经可以在ST提供的USB示例代码中找到，只要稍加修改，就可以得到将近1MB的数据接收性能。虽然Datasheet中说明USB发送也同样可以使用双缓存，但并没有示例代码，由于为了测试性能，自己做了一个，测试中没有发现问题，虽然对性能的提升不如在USB接收上实现双缓存那么多。注意：FreeUserBuffer的作用是切换当前的USB缓存。1．接收双缓冲：EPX_OUT_Callback中，此代码只是在ST的示例程序的基础上稍加修改，并且不是偶写的，而是一个网友测试的：if(GetENDPOINT(ENDP3) & EP_DTOG_TX) {
发表于 2020-11-21
缓存无处不在，它到底是什么？
从廉价笔记本电脑到价值一百万美元的服务器，任何一台计算机中CPU都有一个叫做“缓存”的东西。当然缓存的级别往往有所不同。 缓存很重要，不然也不会无处不在。但是缓存到底有什么作用，为什么是不同级别的呢？ 而且12路路组相连到底意味着什么？ 缓存到底是什么？ TL和DR很小，但却非常快并位于CPU的逻辑单元旁边。当然，我们需要了解更多有关缓存的信息。 让我们从一个虚构的，神奇的存储系统开始说起。这个存储系统速度极快，可以一次处理无限的数据，并始终保持数据安全。对它来说甚至不存在任何需要远程操作的东西，但是如果的确存在，处理器的设计将更加简单。CPU仅需要具有用于加法，乘法
发表于 2020-08-28
操作系统精髓与设计原理（原书第六版）
奔跑吧 Linux内核 入门
Verilog HDL数字集成电路设计原理与应用
京公网安备 11010802033920号