第三方IP:SOC设计的不稳固基础

最新更新时间:2005-05-04来源: EDN China关键字:验证  逻辑  IP库  虚拟  处理器  DSP 手机看文章 扫描二维码
随时随地手机看文章
  虽然大多数电子设计师用IP 来表示互联网协议(Internet Protocol),但律师们却把可反复使用的设计块(即内核)叫做 IP(知识产权),而大多数工程师更愿意把这类产品描述为“虚拟内核”。然而,用 IP 表示“知识产权”的用法日渐流行,这只是电子行业的这一部门内概念混淆的一个实例。尽管许多分析家和市场人士把 IP 市场看成电子行业内的一个新现象,但可反复使用的IP作为一门技术和第三方市场,已经出现约 20 年了。虽然 IP 市场正在发展之中,但它却缺乏商业与工程标准。缺乏标准的特许惯例和质量度量标准常常会抵销已验证的、可用于生产的标准逻辑功能实现方法所带来的优点。然而,考虑到当今电子市场要求缩短产品开发时间,使用可靠的 IP 则可节省时间,减少开发人员数量,延长产品市场寿命。

  回顾历史

  设计师使用的商业 IP的第一种形式是验证模型。在 1980 年代后5年,诸如 EIS Modeling公司 这类小公司出售为许多模拟器和仿真器编写的逻辑仿真模型。由于标准的建模语言刚刚出现,大多数模型都只适用于使用自己的建模语言的专有仿真器。因此,供应商无法反复使用其开发成果,利润过于微薄,使大公司无法从事这一业务。当业界采用Verilog 和 VHDL 语言后,使用专有建模语言的仿真器就从市场上消失了。使用 VHDL 和 Verilog 语言的建模公司则具有其工程成果都有较大的重复使用性的优势,因而继续从事这一业务。

  逻辑综合的采用为“预制功能块”提供了另一个市场机会,因为受过培训或掌握专门技能来有效地使用逻辑综合的设计师寥寥无几。未经培训的设计师做出的电路常常达不到最优的尺寸或速度。1991 年,为了支持其推销逻辑综合的努力,Synopsys公司 从一位工程师那里得到了一个很小的逻辑单元库,作为 DesignWare 模块库的基础。DesignWare 产品现已经得到增强和扩展,以满足现在逻辑综合产品的性能。它仍然是一个成功的产品。

  就在 DesignWare 推出的前一年,有一家小公司,即 HDL Systems公司, 在MIPS 公司特许下,将 MIPS R3000 CPU 的体系结构权作为可综合的模块出售。HDL Systems公司既提供 用Verilog 综合的CPU 模型,又提供用VHDL综合的CPU 模型并作为采用相应综合脚本的源码出售,售价为一次特许费 25.6 万美元。然而就其创办业务情况而言,该公司的销售状况好得令人惊讶,但它从未获得资金去扩展产品系列。最终,飞利浦半导体公司买下了这家公司,并使用 R3000 开发其半导体业务的派生产品。

  也是在 1991 年,ARM公司 推出了 ARM6,这是一款向那些要在设计中集成处理器的设计师特许销售的微处理器内核。与 HDL Systems 公司不同的是,ARM公司 在 1993 年从 Nippon Investment and Finance公司获得了资金,现在已成为全球第一位的 IP 供应商。居第二位的 Rambus 公司在 1990 开始成为总线规范开发商,以提高 DRAM 至微处理器的连接性能。该公司一直在开发和销售用于高速专用体系结构的接口选件。

  现有的 IP 供应商和许多小型设计团队都在提供可反复使用的功能块,以便公开销售或提供特许,满足系统设计师的需求。IP 市场规模已经从 1988 年的数千美元扩大到 2003 年超过十亿美元。Data-quest公司 半导体部门副总裁兼研究主管Jim Tully说:“在大多数情况下,设计专有功能块来实现IP 市场上随处可以获得的功能是没有意义的。这些功能虽然在一种产品中不会与众不同,但是是系统设计中‘必备’的功能。”

  IP市场

  Tully 预计IP 市场在 2004 年增长 28%。表 1 示出了 2003 年10大供应商在IP市场上所占的份额。在 2004 年秋季,ARM公司 收购了 Artisan公司,因而巩固了它在IP市场上的领先地位。三大EDA 公司中的两家公司,即Synopsys公司和Mentor Graphics公司,均位于10大IP供应商行列,并通过收购小型或现成的 IP 公司来增强IP 库。Cadence 公司负责行业营销的高级副总裁 Jan Willis 说:“Cadence公司并不把自己看作一个 IP 供应商。我们认为,将IP 与 EDA 融合在一起并不是客户所需要的。”Cadence公司 提供一种能使第三方 IP适用于其客户的程序,即OpenChoice,并强调开发一种能将第三方 IP 方便地集成到客户设计中的环境。

  IP 行业在其成熟时,似乎在步 EDA 行业的后尘。各大公司正在用收购小公司的办法获得产品与技术。Mentor Graphics公司 IP 部总经理兼 VSIA(虚拟硅接口联盟)主席Michael Kaskowitz说:“你可以用一家大型公司开发同一技术的费用来购买一家小型公司。”小公司一般在产品开发期间都会耗尽财力资源,无法生存到 IP 盈利的那一天。

  企业收入只是 IP分析市场的方法之一。另一种方法涉及到根据所售产品的类别将IP市场划分为数字分市场、模拟分市场、存储分市场和验证 IP分市场。所售的大多数 IP 块属于数字分市场。就销售的或提供特许的数量而言,微处理器内核居首位,随后是DSP功能块。除了 ARM公司 和 MIPS公司 以外,其它公司,如 Tensilica公司以及供应FPGA的Altera公司 和 Xilinx公司,也销售大量的微处理器内核。Altera 公司提供 Nios 处理器,而 Xilinx 公司的客户可以将Xilinx公司从 IB

M公司获得特许的POWEROne 处理器集成到自己的FPGA 设计中。


IP市场收入排名前10位的公司


  然而,Altera 和 Xilinx 都没有出现在收入最大的10家供应商行列,这是因为 ASIC 市场与 FPGA 市场的定价存在差异。面向 FPGA 市场的 IP 块的售价要低得多,因为 FPGA 厂商都通过 IP 价格打折来促进半导体销售。VSIA 主席 Kaskowitz 评论说:“大型 IP 供应商不能进入 FPGA 市场,因为 Altera公司、Xilinx公司和其它公司为促进自己部件的销售,均对 IP 价格打了很高的折扣。在 FPGA 市场上,相同功能的 IP 价格只有 ASIC 市场价格的五分之一,这是很平常的现象。”但不幸的是,低利润率使行业内大公司不愿意进入这一分市场,并将这一分市场留给小供应商,而小供应商没有能力为设计师提供高质量的支持。因此,设计师选择能提供所有必需的 IP 块来简化集成过程的FPGA供应商就是至关重要的。

  Rambus 公司在接口协议 IP方面居领先地位。大多数小IP 供应商都进入IP市场的这一分市场,因为开发一个功能块的初始投资要比开发一款微处理器或 DSP低。提供功能块之间的整合性和提高数据传输速度这一要求,需要人们开发一系列标准,如 PCI Express 和 AMBA(先进微控制器总线架构),而这些标准进一步促进了这一分市场的成长。模拟 IP 是IP市场中正在成长的分市场,尽管还没有一个专业产品供应商进入收入最大的10家公司行列。SOC 设计需要越来越多的模拟功能,而有才干的模拟设计师数量大大低于所需的数量。根据 Qualcore公司 首席执行官 Mahandra Jain 说,“许多公司都缺乏模拟方面的专门知识与技能,所以不得不从外面购买 IP 或将设计外包。”

  True Circuits 公司是另一家主要的模拟 IP 供应商,它的产品正在获得广泛的关注。由于 SOC 设计中存储器占有相当大的部分,所以提供自纠错或自保护的存储器就很重要。诸如 Virage Logic、CEVA 和 Kilopass 等公司都为这一市场服务。验证 IP 在克服验证与质量问题方面起着重要的作用,这些问题都是 IP 反复使用的障碍。将第三方 IP 集成到设计中是件困难的事,而验证 IP则可以显著简化这一过程(附文《从验证结构开始的 IP 方法》)。采用验证反复使用可以使客户和供应商越发领悟到 IP 的突出好处。有些公司,如Deanli Software 公司,提供了一种方法,用来测试并验证通过一根总线(如PCI)通信的所有块的功能是否正常,是否遵从协议。


开发一个IP块需要很大的前期投资


  问题与趋势

  要求系统公司继续遵守摩尔定律去开发竞争性的产品,这是 IP 市场的重要推动力。130纳米工艺和 90 纳米工艺都可提供很大的裸芯面积,以致工程师能在一个裸芯上实现非常复杂的系统。“SOC”这一术语描述的就是采用这些深亚微米工艺制造的产品。不出两三年,刚面世的 65 nm工艺将会在生产中普遍使用,而且仅仅使设计问题复杂化。大多数的工程团队都没有时间和知识从头开始开发 SOC,因此他们要反复使用功能块来缩短开发时间。

  有些问题会减慢IP市场的增长速度。一个主要的问题是:如果不把IP块集成到完整设计中,就难以对IP块作出评价。Toshiba America Electronics Components 公司 ASIC 与代工业务部门副总裁 Richard Tobias 说:“一般来说,当你购买 IP 时,你也会得一个与之配套的测试台。很显然,该 IP 是与该测试台一起工作的。因此,根据该供应商说,(它)搞出了一个能用的 IP。IP 供应商几乎从来不提供与普通系统进行集成的范例。”IP供应商试图通过提供客户所选代工厂能成功生产的硬 IP,来减少设计师的种种担心。许多设计师都有这样的看法:这类IP能正常运用,并能成功地制造出来,但这一看法是错误的,事实上它可能会产生另外的问题。Tobias说:“硬IP意味着它是不能修改的,所以,如果在将功能块与设计的其它部分组合在一起时,不能移动一根引脚,或者不能修改一个缓存器,那你就难以使定时正确。”Qualcore公司的Jain也表示赞同:“客户认为购买IP就像购买一个元件一样,但情况并非如此。硅片可不是印制电路板。”

  正如图1所示,开发商需要在产品的整个寿命期间投资进行支持与维护。Synopsys公司负责业务发展的总监 John Weekley指出:“IP产品将继续一边使用一边演进,不断发现问题和解决问题,像任何发展中的技术一样需要进行更新和完善。”


提高集成度和功能复杂性会推动IP市场的发展


  IP行业尚须实现处理合同的标准化程序。IP功能块以多种格式销售,包括罕见的源代码,直至包括GDS-II 文件和用于布局工具指令的硬IP都有。就处理器或DSP来说,软件工程师常常需要该器件的内部结构信息,但某些供应商并不免费提供。据 Toshiba公司的Tobias说,一个IP块销售合同的谈判要持续六个月之久。考虑到开发时间日益缩短和市场窗口变窄,即使开发最终完成了,这么长时间的谈判可能会使某一产品甚至在其开发完成后就过时了。VSIA、OCP-IP(开放式内核协议国际伙伴)以及 SPIRIT(工具流中的封装、集成和重用IP结构)组织都正研究IP市场的方方面面,以制定各种标准化准则,用以提高有关各方的生产率。他们已取得了某些进展,有些标准已在最近出台,但仍有大量工作要做。

  致力于无线通信的TTPCom公司和从事视频游戏市场的 Imagination 技术公司都提供专用的 IP 平台。一个平台系统由许多 IP 块组成,其中的IP块可能包括实现一个专用系统的软件和硬件。Toshiba公司采用其SOC Mosaic系列产品来实现CSSP(客户专用标准产品)IC。这一系列中的每一种IC都包含有50个或60个数字和模拟 IP块,并允许客户增加软、硬件,以快速实现一种ASIC 器件。

  这类IP能显著减少深亚微米设计固有的一些问题。例如,它包含有占有最高百分比的硅器件,并解决常常对这类设计造成重大影响的寄生效应问题和功耗问题。可以预计最大的IP供应商们将推出更多的这类IP。Synopsys公司和Mentor Graphics公司很可能会证明:IP平台是EDA市场的自然拓展。这些公司以及使用第三方IP的Cadence公司都会提供平台与工具,从而将客户专用的软、硬件更有效地集成在一个设计内。图2示出了可能发生的市场成熟度进展情况:产品的先进性与复杂程度随工艺技术和供应商经验的不断改进而日益增加。

  附文:从验证体系结构开始的 IP 方法

  作者: Sean Smith ,Denali Software 公司

  IP(知识产权)是实现大规模 SOC(单片系统)设计的关键。从表面上看,使用商业 IP似乎既简单又方便,但电子行业在实现 IP 价值之前,必须先解决几个重要问题。除物理问题外,只要粗略地看一看 IP 验证与集成的功能,就可看到向一种有意义的方法大踏步前进的机遇。

  开头的一步就是设计小组评估一个 IP 内核是否满足设计需求。在大多数情况下,IP 都需要根据目标应用进行重新配置或重新设计。一旦IP用户选定由某个供应商来进行所需的修改,仍然必须验证该 IP功能是否正常。即使 IP 供应商通过了严格的验证审核,SOC 设计师还必须建立一个本地环境,来验证协议功能和符合性,特别是对内核的修改。

  一旦修改的 IP 稳定而又功能正常,并符合协议规范,工程师还必须将其集成到设计中,进行系统级验证。就此而论,设计师必须产生一种机制,用以在系统级测试台内生成一个通信量方案,以验证系统级性能和功能。对于芯片间的接口,如 PCI Express 或 SATA-II,设计师还必须建立其它器件的完整模型并创建这些器件的符合性测试台。

  尽管在高层次上描述这些问题是很简单的事,但考虑到一个典型的SOC内含许多个IP块(常常来自不同的供应商)时,工作量却是巨大的。如果功能验证占用 70% 的开发周期,设计师就不可能为每个协议 IP 都建立一个新的符合性测试平台和系统级通信量发生器。

  验证是IP 重复使用的最大障碍。虽然业界所有相关的人和公司都开动脑筋试图建立 IP 标准,但现在还看不到端倪。与此同时,SOC 设计在蓬勃发展,设计者必须成功地将 IP 用到自己的芯片中。

  为获得成功,芯片设计师正在认识到一种实用的 IP 方法从一个验证基础结构开始。也就是说,SOC 设计师可以先投资于商用 VIP(验证 IP,它服务于一个公共平台,以便在单元一级对 IP 进行评估),然后在系统级上对其它设备和器件建模,并实施通信流量方案。直到最近为止,商业 VIP 常常只包括一个 BFM(总线功能模型),还可能有一个用于检查协议的监视器。VIP 要真正有用,还需要更多的特性与功能。

  现代 VIP 产品往往是可重新配置的,以便支持多种协议,并且具有更加可靠的验证功能,如直接随机激励生成、协议与时态的检查、功能覆盖的量度,以及可反复使用的激励库。为实现验证反复使用,VIP 必须提供简单或自动配置的、能适应于各种配置与验证情况的激励库,这些方案都是非常简单的测试实例。它们都是可反复使用的模块,可使设计小组快速而高效地生成复杂的测试实例。

关键字:验证  逻辑  IP库  虚拟  处理器  DSP 编辑:汤宏琳 引用地址:第三方IP:SOC设计的不稳固基础

上一篇:第一页
下一篇:英特尔与AMD针锋相对,CPU双雄06年技术动向预窥

推荐阅读最新更新时间:2023-10-11 16:00

VR领头羊:虚拟现实时代来了谁是赢家?
    这是全球最知名的虚拟现实公司Oculus创办人,眼中的未来。 Fed主席耶伦拍板升息,暗示美国经济明年应会加快回温,并已计划明年底前将利率逐步调升至1.4%。(图片来源:达志影像) 虚拟现实(VR)风潮乍起,目前此领域有索尼、宏达电、三星、Google与Oculus VR五大巨头,由于2016年各家才将陆续推出新品,还无法定位谁是第一大。 但,这家公司却是脸书进军虚拟现实最重要的部署。 这个从众筹起家的公司,因为抓对大趋势,而让脸书花20亿美元购并它。 创办人之一的徐东壹,一手促成Oculus VR与三星的合作案,让三星也采用其技术。 徐东壹于2015年离开后,创办一家虚拟现实游戏公司VoleR
[手机便携]
基于DSP+FPGA的实时视频采集系统设计
   0 引言   图像是自然生物或人造物理的观测系统对世界的记录,是以物理为载体,以介质来记录信息的一种形式。图像信息是人类认识世界的重要知识来源。据学者统计,人类所得的信息有80%以上是来自眼睛摄取的图像。而事实上,这种静态的图像已无法满足人们对视频信息的要求。随着人们对视频数据的要求越来越高,高清晰、实时性视频数据量越来越大,视频的实时处理难度也在逐渐增大。本文给出了一款基于 DSP +FPGA的嵌入式实时视频采集系统的设计方法,该系统可以广泛应用于关系公共安全的场所,如银行、机场、车站、商场等。    1 实时视频采集系统结构   常见的视频采集系统主要有两种:一种是基于单处理器(单片机、ARM等)的视频
[嵌入式]
基于<font color='red'>DSP</font>+FPGA的实时视频采集系统设计
基站DSP之战即将打响
TI一直占据着基站DSP市场的主导地位,但这种绝对垄断地位似乎已遭到了挑战,DSP内核授权商Ceva日前表示,已推出XC323矢量通信处理器,该处理器是业界首款面向4G无线通讯基础应用的处理器,Ceva市场拓展副总裁Eran Briman表示,该产品的推出“将会让基站DSP市场变得很有意思,或许能改变TI一家独大的局面。” Ceva的信心? Ceva市场拓展副总裁Eran Briman 首先,Ceva的信心来自其广泛的生态系统,与ARM类似,Ceva也是处理器内核授权商,迄今是全球第一大DSP内核授权厂商,根据Linley Group报告,2009年市场份额为78%。拥有175个授权
[嵌入式]
基站<font color='red'>DSP</font>之战即将打响
μC/OSⅡ的分布式应急电源控制系统设计
  1 引言    随着社会的发展,对供电可靠性的要求越来越高,一旦某些重要设施供电系统突然发生故障而中断供电,将会破坏社会的正常秩序,甚至造成重大的政治影响和经济损失。然而,电力故障突发性强,断电情况必须考虑,因此就需要做到电源的不间断,即供电线路停电时由备用电源供电。应急电源又称EPS(Emergency Power System)具有下述优点:(1)电网有电时,处于静态,无噪音;供电时,噪音小于60dB。不需排烟和防震处理,具有节能、无公害、无火灾隐患的特点;(2)自动切换,可实现无人值守,电网供电与EPS电源供电相互切换时间均为0.1~0.25s;(3)带载能力强,EPS适应于电感性电容性、及综合性负载的设备,如电梯
[电源管理]
μC/OSⅡ的分布式应急电源控制系统设计
NVIDIA高清晰视频处理器在HDTV中的应用
    高清晰数字电视技术给人们带来了全新的视听境界,但是高清晰数字电视昂贵的价格却让人望而却步。如何在现有的模拟电视和计算机监视器上实现高清晰电视接收呢?本文将介绍一种高清晰数字视频处理器NVIDIA GeForce2 GTS在高清晰数字电视中的应用,并分析这种技术如何在模拟电视和计算机上实现廉价的高清晰数字电视接收方案。     高清晰度电视(HDTV)采用一种高分辨率数字电视格式,它能实现宽高比为16:9的画面和杜比数字音响效果,能接收所有可能的18种数字电视广播制式,并能产生1080×720像素的画面分辨率(逐行扫描和隔行扫描),同时闪烁程度降低。     如何实现低成本的数字电视接收正是GeForce2 GTS致
[嵌入式]
【KingstVIS】逻辑分析仪连不上竟然是因为电源
问题点: 遇到了一个非常罕见,非常奇怪的问题,当逻辑分析仪地线连上电路板地线时,逻辑分析仪软件就会提示出错。 解决方法: 方法1:后面尝试一下换个电流源,问题突然就好了。看来,电源的选择也非常重要。 方法2:把JLINK插上,也能解决问题。推测,可能是原来的电源不够稳定,或者电路板的电源部分的电路设计不合理,多接一个jlink,应该会起到稳定电源的作用。
[测试测量]
【KingstVIS】<font color='red'>逻辑</font>分析仪连不上竟然是因为电源
基于模糊逻辑设计的DSP发动机控制器
  越来越多企业开始使用变速驱动发动机来减少能源的消耗。这需要通过从微分(PID)控制器转向基于模糊逻辑算法的系统来简化设计,缩短开发时间,并消除复杂的数学公式。   但是,这对发动机提出了新的挑战。当使用传统的积分和微分(PID)控制器来控制无刷直流(BLDC)电机的速度是复杂的,因为它们依赖于复杂的数学模型,并且是计算密集型的。而使用模糊逻辑(FL)的算法,可以消除设计过程对复杂的数学公式的依赖,并且提供一个容易理解的解决方案。与(PID)微分控制器相比,模糊逻辑(FL)发动机控制还有一个优势,那就是开发周期更短。本文讨论了采用德州仪器c28xx定点DSP系列,实现用模糊逻辑算法来控制无刷直流电动机的过程。   无刷直
[嵌入式]
如何在STM32F103C8中使用中断
中断是一种机制,通过该机制,I/O 或指令可以暂停处理器的正常执行,并像具有最高优先级一样为自己提供服务。例如,执行正常执行的处理器也可以持续监视某种事件或中断的发生。也就是说,当发生外部中断(例如来自某些传感器)时,处理器暂停其正常执行并首先提供中断,然后继续其正常执行。 在本项目中,为了理解STM32F103C8中的中断,我们将使用按钮作为外部中断。在这里,我们将从 0 开始递增一个数字并将其显示在 16x2 LCD 上,每当按下按钮时,LED 就会亮起,LCD 显示屏就会显示中断。松开按钮后,LED 立即熄灭。 中断和 ISR 的类型 中断大致可分为两种类型: 硬件中断:如果发给处理器的信号来自某些外部设备(如按钮或
[单片机]
如何在STM32F103C8中使用中断
小广播
最新焦点新闻文章
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved