PCIe:缓和一致性与互操作性挑战

最新更新时间:2008-03-03来源: 电子系统设计关键字:PCIe  解决方案  一致性验证  互操作性测试  一致性测试  开发团队  芯片组  状态机  开发人员  器件 手机看文章 扫描二维码
随时随地手机看文章

  早自五年前PCI Express(PCIe)的初始阶段,PCIe就已成了实质上跨越所有细分市场并占主导地位的互连协议。今天,所有主要芯片组厂商正将PCIe技术植入到他们的芯片组中。PCIe技术已广泛应用在服务器、工作站、存储系统、路由器、交换机和一系列测量应用中。PCIe的迅速推广导致了许多不同的PCIe规范的实现方式。

  尽管理论上来说,每一个实现方式应遵从PCIe规范且应具有与所有其他的实现方式互操作的能力。但实际的情况却是,有一些既不一致又不具备互操作性的设备进入市场。因为那时有人认为尽管非一致的或不具互操作性的器件流片后的维修成本很高,但与其投放市场后所获得的收益来比还是少很多,并认为确保器件流片前的一致性和互操作性验证是任何PCIe开发过程中最为重要的挑战。

  意识到这笔巨大成本后,EDA行业发布了许多能够解决这个挑战的方案。这些方案从高级验证、断言语言和方法论延伸到功能覆盖工具和特定协议一致性测试的工具包。即便是有许多解决方案可从EDA行业获得,但为确保流片前器件的一致性和互操作性而选择最佳的解决方案,也要求对导致器件不一致或互操作性的问题有一个透彻的理解。

  一致性验证的挑战

  对大多数的产品开发团队来说,验证过程始于验证计划的创立。协议规范是针对任何验证计划的主要输入之一。通过甚至是最简单的测量,PCIe基础规范是一个足以将最富经验的产品开发团队弄混淆的复杂规范。这种复杂性不仅是由于其庞大的文档数量,而且是因为这样一个事实:为了完全理解规范,开发团队要求理解所有基本规范。执行该过程是相当困难的,况且目前包括PCIe基础规范在内的许多规范仍在不断改进中。保持PCIe基础规范的更新需要花费大量的、在验证过程的关键阶段通常无法获得的宝贵时间。所以,当考虑流片前一致性解决方案时,开发团队要避免停留在对规范的每个细节的更新上。因此,选择一个专注于PCIe规范的开发团队所实现的解决方案尤为关键。该专业团队须确保其解决方案与改进中的规范保持同步更新。

  当通读完PCIe基础规范或任何与之相关规范后,你会设想器件将如何工作。尽管诸如PCI-SIG的标准机构在大力删除其规范中的所有模棱两可的内容,但这些规范保留对互操作性的开放,并且假定这些规范是给开发人员阅读的。最好的情况是,这些假设在开发人员之间以及和该规范的作者(规范的作者是PCI-SIG)意图是一致的。然而,实际的情况往往是缺乏这种一致性。更为普遍的是,开发人员之间有着不同的设想。在这种情况下,这些设想的差异只有在广泛的讨论之后才能形成解决方案,这就往往要求规范作者的指导。最坏的情况是所有开发人员的设想一致,但这些设想都与规范的意图不一致。在这种情况下,开发出来的设备自然是不符合规范要求的。因此,任何流片前一致性解决方案都是很关键的,这些解决方案主要是针对已确认的或已解决的所有方案开发过程中产生的设想。通常来说,随着更多的开发人员复查和应用该解决方案,这些设想会确立和解决。这样的结果是,当一个解决方案在行业中获得更广泛的认同后,在解决方案的精确性上将会更有信心。

  由于器件的尺寸及其复杂性方面的难度持续增加、例举的任务要比验证少许多,所有可能的情况都变得相当困难,以及无法被验证过程所覆盖的器件特性正呈现上升的趋势。尽管PCIe规范详细描述了成百上千个寄存器、多个复杂状态机和许多可选功能,但这并不是PCIe规范独有的问题。针对这个整个行业所面临的问题,覆盖驱动验证方法已开发出来并得到成功的验证。这些方法通常包含断言语句在器件中的位置及其验证环境。一旦断言被加入,随机激励将应用在该器件上且覆盖统计会被采集,这在覆盖驱动验证方法中是十分有用的。任何流片前一致性解决方案必须包含一套健壮的断言和一个针对覆盖统计采集的工具。

  IP验证带来的挑战

  随着PCIe的日新月异,PCIe设计核正迅速的成为商用部件。通常,当可以从许多厂家获得多种PCIe设计核时,通过对器件从零开始来构造一个PCIe设计核的附加值是微乎其微的。理想的情况是,所有市面上的PCIe设计核应该是免费纠错的。然而,实际的情况往往并非如此。所以,采用PCIe设计核的开发团队所面临的挑战是确定怎样处理可能验证过的核。大多数的开发团队既没有这样做,也不希望为一个准验证的PCIe设计核分配资源去再验证。于是,一个可提供完全的、自包含验证环境的流片前一致性解决方案可起到填补这个缺口的作用。但前提条件是假定该解决方案可以轻易的与设备集成在一起。此外,只要为这个任务分配一定的资源,任何由该解决方案指定的问题一定可轻易的被调试和解决。

  互操作性被定义为一个设备与其他设备通信的能力。在PCIe领域,只有当设备能正确的管理其连接和信息交换时,才意味着两个设备是具备互操作性的。针对一个要成为完全互操作性的设备来说,该设备需能够与市面上所有可能的设备进行连接和信息交换。互操作性在流片前环境中是相当困难的。在理想的流片前互操作性验证环境中,两个PCIe设备的模型是完整的,且使用了适当的激励。开发团队在构造这种类型的互操作性环境过程中所面临的第一个挑战是找到一个合适的和自愿的合作伙伴。一旦确定了合作伙伴且分派了法律义务,该问题将会成为集成两种模式的一种。其中一个模型对开发团队而言是缺乏经验的。随着问题的出现,要求开发团队为两个设备提供一定程度上的支持。解决这些问题是一件相当繁琐的任务,因为调试通常包含来自不同组织的众多开发人员。通常,将这些问题融合在一起从而避免大量的这类测试。

  尽管上述流片前互操作性测试过程中所遇到的困难是难以克服的,但这些困难也并不会使得人们根本无法进行流片前的互操作性测试。间接互操作性(见图1)的概念规定:假定有三个设备,前两个设备是已知和第三个设备是可以互操作的,那么前两个设备彼此之间也应该是具备互操作性的(见图2)。应用这个概念,流片前一致性解决方案保证了该设备与使用相同解决方案的所有其他设备之间互操作性。随着该假定解决方案获得整个行业的广泛认同,且使用该解决方案来确保与其他设备流片前的一致性,则这些设备彼此之间也是可互操作的。

关键字:PCIe  解决方案  一致性验证  互操作性测试  一致性测试  开发团队  芯片组  状态机  开发人员  器件 编辑:汤宏琳 引用地址:https://news.eeworld.com.cn/news/eda/200803/article_18117.html

上一篇:Intel RoHS之路:前途是光明的,道路是曲折的
下一篇:飞兆半导体公司任命朱兆亮担任新职

推荐阅读

PCIe Retimer芯片需求会越来越多
近日,澜起科技在接受机构调研时表示,PCIe Retimer芯片已由PCIe3.0发展为PCIe4.0,数据速率从8GT/s提升到16GT/s,到PCIe5.0、PCIe6.0,数据速率将进一步提升至32GT/s、64GT/s,数据传输速度翻倍的同时带来了突出的信号衰减和参考时钟时序重整问题。PCIe Retimer芯片主要解决数据中心服务器在数据高速、远距离传输时,信号时序不齐、损耗大、完整性差等问题。所以行业预期,随着传输速率的不断提升,PCIe Retimer芯片的需求会越来越多。由于支持PCIe 4.0的主流服务器CPU在2021年二季度推出,PCIe 4.0 Retimer芯片才刚开始导入市场,市场普遍预计随着2022年
发表于 2022-02-09
BrainChip推出带有Akida AI处理器的Mini PCIe板卡
全球首家神经形态人工智能芯片和 IP 商用化供应商BrainChip,日前宣布已开始发售首款利用其 Akida™ 高级神经网络处理器的商用 Mini PCIe 板,完善了其 AKD1000 产品套件。由 AKD1000 驱动的 Mini PCIe 板可插入开发人员的现有系统,以解锁各种边缘 AI 应用的功能,包括智能城市、智能健康、智能家居和智能交通。BrainChip 还将向系统集成商和开发人员提供完整的 PCIe 设计布局文件和材料清单 (BOM),使他们能够构建自己的电路板并利用 AKD1000 芯片作为独立嵌入式加速器或协处理器量产。由于其性能、安全性、低功耗要求以及在设备本身上执行 AI 训练和学习的能力,而不依赖于云
发表于 2022-01-18
BrainChip推出带有Akida AI处理器的Mini <font color='red'>PCIe</font>板卡
澜起科技:提高和英特尔关联交易,研发新PCIe Retimer芯片
,不存在损害公司及股东利益的情形。据了解,澜起科技在去年11月、今年6月、8月以及12月,曾四度提高与英特尔的关联交易额度,分别由不超过 1 亿元人民币增加至5亿元人民币,再增加至15亿元、15.84 亿元人民币。使用超募资金投资建设PCIe Retimer芯片研发项目本次临时股东大会审议通过了《关于使用超募资金投资建设项目的议案》。据傅晓介绍超募资金将用于澜起科技新一代PCIe重定时器芯片研发及产业化项目,包括PCIe 5.0 重定时器芯片(PCIe 5.0 Retimer 芯片)和PCIe 6.0 重定时器芯片(PCIe 6.0 Retimer芯片)的研发及产业化,项目总投资金额预计为5.1951亿元,拟使用超募资金投入4.7751
发表于 2022-01-02
如何看待下一代汽车总线架构里面的以太网和PCIe
;毫米波、激光雷达的raw data,前者8T8R的能达到10G+带宽需求,当前也得3~G,激光雷达稍微小点。● 摄像头,高清摄像头的应用,广义上的音视频信息流。 ▲图3.以太网的带宽挑战▲图4.自动驾驶所需要的带宽是最大的 这么多数据输入给核心平台,也就是中心的计算中转输入数据需要有200Gbps的能力;同时,采用热备份的计算中心1和计算中心2之间还要进行数据交互。所以,车载以太网玩不转了,我们还是顺应时代潮流和超算学吧。▲图5.所有以太网的挑战,是需要和中央计算机的PCIe的总线对接Part 2 计算平台的通信接口 PCIe® 是满足下一代集中式汽车架构关键性高带宽和超低延迟计算需求的解决方案
发表于 2021-11-24
如何看待下一代汽车总线架构里面的以太网和<font color='red'>PCIe</font>
面对高速链路测试重重挑战,轻松实现PCIe 5自动多路测试
全面表征高速链路,要求透过被测链路的多条不同通路执行发射机(Tx)和接收机(Rx)测量,这给全自动测试环境带来了挑战。PCI Express端口的通路宽度一般为x1、x4、x8和x16,这给全自动Tx或Rx测试带来了挑战。通过在测试通道中包括RF开关,我们可以在不过度改变DUT和测试设备电缆的情况下实现多路测试。为使RF开关的电气影响达到最小,确保测试对规范要求或验证测试计划是真实的。本文描述了使用Mini-Circuits RF开关进行Gen5 (32 GT/s)多路测试,并就设置、自动测试提供了一些整体指引,并就通常遇到的挑战提出了建议。本文将重点介绍x16测试要求的RF开关配置,这些开关型号将支持最多18条通路(PCIe最高
发表于 2021-11-16
面对高速链路测试重重挑战,轻松实现<font color='red'>PCIe</font> 5自动多路测试
应对一致性测试特定挑战,需要可靠的PCIe 5.0 发射机验证
Gen 6 规范,将再次把传送速率翻一番,达到 64 GT/s,将从 NRZ 信令迁移出去。而 Gen 6 第六代规范将采用 PAM-4信令,以及低时延FEC (前向纠错) 技术来改善数据完整性。所有 PCIe 标准都必须向下兼容,也就是说,PCIe 5.0 (32 GT/s 最大数据速率 ) 还必须支持 2.5 GT/s、5 GT/ s、8GT/s、16 GT/s 及 32 GT/s。 PCIe 规范时间线  PCIe 通路和链路速度PCIe 一致性测试,面临特定挑战PCI-SIG 是非专有 PCI 技术标准和相关规范的开发者,PCIe现在已经成为服务器事实上的标准。PCI-SIG 规定了 PCI 规范
发表于 2021-10-18
应对<font color='red'>一致性测试</font>特定挑战,需要可靠的PCIe 5.0 发射机验证
小广播
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved