65nm高端FPGA成功量产，赛灵思提供用户放心使用保证

从宣布65nm Virtex-5工程样片，到提供让用户放心使用的量产芯片，赛灵思花了一年的时间。“从提供工程样片到提供真正能进入量产的芯片是一个质的飞跃，特别是对于像采用65nm、1.00Vcc内核这样先进工艺的芯片来说，更是一个巨大的跨越。因为这种芯片如没有通过严格的高低温测试和ESD保护等措施，在生产中如果被工人手拿一下，可能就没用了。因此，从去年提供工程样片后，这一年来我们在高低温测试、ESD保护以及开发工具、参考设计等方面都进行了大量的工作，现在用户可以完全放心地将我们的芯片用于SMT生产了。”赛灵思公司亚太区Virtex解决方案高级市场经理邹志雄说道，“由于比竞争对手领先一年推出65nm高端FPGA，因此我们有时间为量产做细致地工作。”他补充道。

从去年5月宣布65nm Virtex-5工程样片至今，已有13款65nm Virtex-5器件相继上市，日前宣布了其中的两款LX50和LX50T可量产供货，其它品种很快就可提供量产。Virtex-5器件中最大逻辑单元可达330,000个，I/O可达1,200个，在这种大规模的FPGA中采用65nm工艺，业界还是首次，它除了上面提到的困难外，还包括对良率的控制，因为芯片越大，对良率的要求就越严格。“现在我们宣布能提供量产，表示我们与代工伙伴合作，对65nm工艺的良率控制有足够的信心。”邹志雄表示。

采用65nm工艺的Virtex-5被业界认为是FPGA领域的重大工艺突破。它采用了先进的三层不同厚度的氧化层技术降低漏电和静电、通过1.0Vcc电压和应变硅技术实现了更低的动态功耗并提升性能、12层铜技术降低电容电压以及镍硅化物自动对准技术提升性能等这些首次在大规模FPGA芯片上使用的先进工艺。“其中，1.0V的内核电压目前仅有英特尔、AMD和TI三家公司能做到，我们是唯一能做到的FPGA公司。”邹志雄说道。他解释，一般情况下，为了降低功耗，有些厂商的做法是将内核电压值下降，比如下降到0.9v，但这样会牺牲速度，比如内核电压从1.1v下降到0.9v，速度将会降低17%。“而我们采用了1.0v的电压，在降低功耗时，并没有牺牲速度与性能。”他称。

以上这些工艺上的革新，加上架构上的改进，比如采用了经过验证的ASMBL架构和Express Fabric，内置温度与电压传感器等技术，Virtex-5与前代90nm FPGA相比，速度平均提高30%，容量增加65%，动态功耗降低35%，静态功耗不变，芯片面积减小了45%。对于用户所关心的价格问题，他透露：“相比目前的90nm器件，采用65nm的Virtex-5成本可以下降20~30%。”他解释说，一般由90nm工艺转到65nm工艺，芯片面积可以减小一半，也就是硅片成本减小一半，但考虑到晶圆价格上升和封测成本的上升，总的说来，65nm工艺的Virtex比90nm工艺的器件价格可下降2~3成。“但是，我们更应注意到性能的提升与功耗的降低，用户无需在性能与功耗之间折衷。”他补充说。

“特别需要提的是我们这13款器件中，集成千兆以太网MAC和PCI Express收发器的5VLXT也能规模量产了，这是目前其它同类产品无法做到的。”邹志雄强调说。Virtex-5中集成的PCI Express端口已通过了PCI SIG V1.1版测试。

为了更好地保证供货，赛灵思从两年前开始采用了双代工厂策略，代工伙伴除原来的UMC外，又增加了东芝。“在65nm工艺上，这两家代工厂能为我们提供超过20亿美元的年度FPGA产能支持。”邹志雄称。此次65nm量产，这两家代工厂均通过了严格的认定流程和NPI(新产品引入)评估。NPI评估包括工艺评估(缺陷密度、线产量、周期以及量产关键要素等)、验证和特性评估、量产合作认定评估(内容部量产合格认定结果和量产计划)、封装/组装评估、最终测量产量和故障覆盖评估以及物流和产品计划评估等。这些评估都为顺利量产作好了充足的准备。

日立国际电气公司已宣布采用65nm的Virtex-5 LX量产其KP系列工业相机。KP相机中充分利用了Virtex-5中的32位MicroBlaze软件处理器来支持高性能的图形处理功能，比如500万像素、小尺寸和图像校正功能。“工业相机应用广泛，从监控相机系统到工厂自动化和测试设备、医疗、生物、材料以及综合运输系统等都有涉及。为了满足客户不断变化的多元化需求，我们必须及时向市场推出新产品，赛灵思的Virtex-5提供了高密度可用门资源、低功耗和小封装，满足了我们的要求。”日立电气广播和视频系统部发言人表示。

除上面的工业应用外，Virtex-5的主要应用领域还包括40G路由器、3G/3.5G基站、光通信以及数据传输等应用。“在中国的TD基站市场，虽然首批量产的TD基站中仍采用的是Virtex-4的产品，但下一代TD基站中就会看见Virtex-5的使用，现在已进入客户的设计流程中。”邹志雄说道。目前，Virtex-5在中国市场已赢得6个设计项目。

其实，面向高速逻辑、DSP、嵌入式处理和串行连接等四个领域优化的Virtex-5平台，瞄准的应用远不止以上这些，瞄准的是200多亿美元的ASIC和ASSP市场。该公司亚太区销售副总裁余养佳说道：“随着工艺技术不断向65nm和45nm等更高门槛迈进，只有那些能在众多客户和设计间分摊成本的芯片企业才能承担越来越昂贵的费用。”他解释道，65nm的芯片开模费达到了400万美元，而将来45nm芯片的开模费更是高达900万美元。相比于开模费，对先进工艺的研发费用更高，比如设计出一款45nm的芯片，芯片厂商投入的研发费用将达2-5亿美元。这些巨额的投入使得ASIC厂商，甚至是ASSP厂商都无力支持。ASIC不用说，而ASSP也由于固定于某个应用领域的客户群，而不能实现让更多客户成本分摊，这也是我们看到不少ASSP厂商日子越来越难过的原因。所以从未来发展趋势来看，FPGA是能最好利用各行业、让成千上万客户分担成本的产业，它能按照摩尔定律一直走下去。

余养佳透露，赛灵思早已开始与代工伙伴一起在研发45nm的FPGA，很可能就会在下一代Virtex系列产品上实现45nm量产，“此外，在我们的计划中，还在研发32nm和22nm的FPGA，预计2011年我们会推出32nm的FPGA。”余养佳表示。