美国加州大学圣迭戈分校的物理学家证明,一种称为激子(exci鄄tons)的粒子,因其在衰变时可发出闪光,有可能被应用于一种新形态的运算,从而加快通信速度。该校物理教授莱昂尼德.布托夫及其同事,已制造出数个基于激子的晶体管,这些晶体管有望成为新型电脑的基本模块,他们所装配出的电路也成为世界上第一个使用激子的运算装置。该成果发表在本周的《科学》杂志网络版上。
晶体管是电子设备的基本模块,目前均使用电子来传递计算所需的信号。但几乎所有的通信设备都使用光或光子来传送信号,信令语言需要从电子转换成光子,因而限制了电子设备的运行速度。
布托夫称,新型晶体管使用激子来处理信号,如同电子一样可由电压来控制,但并不需要在电路的输出端转换成光子。由光在砷化镓之类的半导体中制造出来的激子,可将带负电的电子从一个带正电的空穴中分离。如果这一对仍有连接,它就会形成激子。当电子与空穴重新结合时,激子就会衰变,其能量将以一道闪光释出。
布托夫等人使用了一种特别类型的激子,电子与其空穴被限制在相距数个纳米的不同量子阱。这样的设置创造出了利用电极提供电压来控制激子流动的机会。这些电压“门”制造出的能量冲击,能够暂停激子的移动或允许它们的流动。一旦能量壁垒被移除,激子就能够行进到晶体管的输出端,并转换成光,直接馈入通信电路,排除了转换信号的需要。研究人员表示,这种激子到光子的直接耦合,桥接了运算与通信之间的缺口。
科学家们通过将激子晶体管结合形成数种类型的开关,从而创造出一种简单的集成电路,它能精确地指挥信号沿着一个或数个路径前进。因为激子的速度很快,所以这些开关能迅速翻转。到目前为止已证明可实现200皮秒(1皮秒为1万亿分之一秒)量级的切换时间。虽然激子运算本身也许并没有电子电路来得快,不过当信号送往另一台机器,或在一个芯片上以光学连接的不同部位间传递时,速度优势就会显现出来。
布托夫等人所研制的电路表明,激子可用来进行运算,但在实际应用时将需要使用不同的材料。砷化镓激子电路只能在低于40K(-233℃)的寒冷温度下运行,这是因激子结合能而产生的限制。温度高于此,电子将不会与它们的空穴结合而在结构中形成激子。研究人员表示,通过选择不同半导体材料可增加运行温度。
关键字:激子 晶体管 基本模块 电子 空穴
编辑:吕海英 引用地址:https://news.eeworld.com.cn/news/ledanddisplay/200806/article_21512.html
推荐阅读
半导体所等在拓扑激子绝缘体相研究中取得进展
上世纪60年代,诺贝尔奖获得者Mott提出激子绝缘相,Mott提出考虑库仑屏蔽效应,在半金属体系中电子-空穴配对而形成激子,可能会导致体系失稳,从而在半金属费米面处打开能隙,形成激子绝缘体状态。但迄今为止,实验上观测激子绝缘体相是一个尚未完全解决的关键科学问题。激子绝缘体相存在及其玻色-爱因斯坦凝聚的确凿证据并不充分,主要是由于激子的寿命较短,带来观测上的困难。 InAs/GaSb半导体量子阱系统是重要的红外探测器体系,其能带结构独特,本征情况下会自发形成空间分离的二维电子气和空穴气。由于其电子、空穴的空间分离,激子寿命变长,为研究激子绝缘体提供了良好的平台。在InAs/GaSb半导体量子阱中,通过调节InAs和GaSb
发表于 2018-01-19
NVIDIA下一代Hopper架构曝光!采用5nm工艺 晶体管超1400亿
据媒体报道,NVIDIA下一代主要面向高性能计算、人工智能等Hopper架构,将会采用5nm工艺制程,晶体管多达1400亿个,面积核心达到了900平方毫米,是有史以来最大的GPU。 作为参考,NVIDIA自家旗舰Ampere架构的A100为542亿个晶体管(每平方毫米约为6560万个晶体管),AMD阵营中采用Aldebaran架构的Instinct MI200系列为582亿个晶体管(每平方米约为7360万个晶体管),GH100是它们的2.5倍左右。Hopper架构的GH100在5nm的加持下,能够在单芯片封装下轻松做到每平方毫米1.5亿个晶体管。 不过这一说法遭到了存疑,因为当前EUV光罩的限制为858平方毫米,而GH100
发表于 2022-02-10
Ambiq亚阈值晶体管技术可实现低至6μA/MHz功耗水平
作为物联网 (IoT) 应用超低功耗处理器解决方案的供应商,Ambiq 独特的基于亚阈值功耗优化技术 (SPOT)平台,可以极大优化产品的功耗。亚阈值晶体管技术晶体管在达到或超过其阈值电压时处于“开启”状态。传统的晶体管电路是为超阈值操作而设计的;但是,这会导致高功耗。与在 1.8 V 下工作的传统超阈值晶体管电路相比,使用亚阈值区域的晶体管电路可以在 0.3 V 下工作。这种较低的电压不仅节省了设计复杂性的成本,而且还降低了静态和动态功耗。基于亚阈值功率优化技术平台的 Apollo3 Blue Plus开发板。图片由 Ambiq 提供 设计由在亚阈值电压下工作的晶体管电路组成的系统面临着一些艰巨的挑战。这些挑战可能包括
发表于 2022-01-25
台积电自曝2nm晶体管新结构:终于告别FinFET
近日,中国集成电路设计业2021年会暨无锡集成电路产业创新发展高峰论坛(ICCAD 2021)举行。据媒体报道,会上,台积电南京公司总经理罗镇球表示,台积电将于明年3月推出5nm汽车电子工艺平台,汽车工艺产品会符合所有汽车安全规则。同时,他还透露,台积电将在2nm节点推出Nanosheet/Nanowire的晶体管架构并采用新的材料。罗镇球最后表示台积电从今年开始大幅提升资本开支,在2021年-2023年,会在已扩产的基础上投资超过1000亿美元。Nanosheet/Nanowire晶体管应该取代的是FinFET(鳍式场效应晶体管),不同于三星在3nm上直接上马GAA(环绕栅极晶体管),台积电3nm(至少第一代)仍延续FinFET
发表于 2021-12-23
学子专区—ADALM2000实验:MOS差分对
StudentZone— ADALM2000 Activity: MOS Differential Pair学子专区—ADALM2000实验:MOS差分对目标本次实验旨在研究使用增强模式NMOS晶体管的简单差分放大器。2021年6月学子专区文章中提出的关于硬件限制问题的说明对本次实验也是有效的。通过提高信号电平,然后在波形发生器输出和电路输入之间放置衰减器和滤波器(参见图1),可以改善信噪比。本次实验需要如下材料:►两个100 Ω电阻►两个1 kΩ电阻►两个0.1 μF电容(标记为104)图1.11:1衰减器/滤波器本次实验的所有部分都会使用该衰减器和滤波器。材料►ADALM2000主动学习模块►无焊面包板►跳线►两个10 k
发表于 2021-12-20
日本开发出GaN和SiC混合晶体管
是第三代宽禁带半导体材料中发展比较成熟的材料。近年来,迅速发展起来的以GaN、SiC 为代表的宽禁带半导体材料是固态光源和电力电子、微波射频器件的“核芯”,在半导体照明、新一代移动通信、智能电网、高速轨道交通、新能源汽车、消费类电子等领域具有广阔的应用前景,可望成为支撑信息、能源、交通、国防等产业发展的重点新材料,进行宽禁带半导体材料的相关技术研发正在成为全球半导体产业新的战略高地。近日,日本国家先进工业科学技术研究所(AIST)宣布,它成功地制造并验证了混合晶体管的制造和操作,该晶体管将使用GaN的高电子流动性晶体管和使用SiC的PN二极管整体集成在一起。研究结果由AIST先进电力电子研究中心电力设备团队高级研究员中岛明彦和原田信
发表于 2021-12-19