飞思卡尔拟专注核心市场退出无线IC业务-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

　　飞思卡尔(Freescale)半导体证实，计划最终退出无线手持设备芯片业务，正在考虑几种可能采取的措施。其选择包括出售无线芯片部门，或者与其它厂商合并。飞思卡尔计划专注于汽车与网络IC等其它核心市场，上述举措是该计划的一部分。飞思卡尔在这些核心市场中占有优势地位。

　　该公司并称，作为其客户的摩托罗拉(Motorola)已同意“提供某种补偿”，以便能够中止其对飞思卡尔所做的最小采购承诺。摩托罗拉称飞思卡尔将继续充当其供应商。

　　在飞思卡尔之前，意法半导体和恩智浦半导体都采取了类似的行动。这两家公司最近都组建了无线手持设备IC合资企业，以应对不断变化的市场环境，筹集研发资金和获得制造资源，保护以及扩大市场份额。

　　据飞思卡尔董事长兼首席执行官Rich Beyer，该公司将优先考虑把资源投入到其它市场领域，同时为无线IC业务寻找战略代替者。无线IC业务约占飞思卡尔年营业额的20%。

　　Beyer表示，飞思卡尔目前没有考虑分拆无线手持设备部门，因为要使该部门具有竞争力需要巨额资金。他还指出，退出无线IC业务并不是筹集额外资金计划的组成部分。他说，公司现金状况良好。

关键字：飞思卡尔无线IC业务编辑：梁朝斌引用地址：https://news.eeworld.com.cn/news/market/200810/article_22513.html

上一篇：株洲南车时代电气拟收购英国半导体公司
下一篇：Microchip收购Atmel整合MCU业务不可行

推荐阅读

飞思卡尔中断的使用

对于飞思卡尔codewarrior的中断使用，一般有3种方法:1.把#pragma TRAP_PROC放在中断程序前面，并把中断向量表放到*.prm。例如：#pragma TRAP_PROCvoid PIT1(void){ //your code}2.或者使用关键词interrupt，并把向量表加入*.prm。例如：interrupt void intPIT1(void){ //your code}向量表的首地址放入*.prm例如：//VECTOR ADDRESS 0xFFEA Int_ico2 //输入捕捉中断 pt2,pt3

发表于 2022-01-11

关于飞思卡尔xs128的IO端口

端口 A，B和K为通用I/O接口端口 E 整合了IRQ，XIRQ中断输入端口 T 整合了1个定时模块端口 S 整合了2个SCI模块和1个SPI模块端口 M 整合了1个MSCAN端口 P 整合了 PWM 模块，同时可用作外部中断源输入端口 H 和 J 为通用I/O接口，同时可用作外部中断源输入端口 AD 整合了1个16位通道ATD模块大部分I/O引脚可由相应的寄存器位来配置选择数据方向、驱动能力，使能上拉或下拉式装置。当用作通用IO口时，所有的端口都有数据寄存器和数据方向寄存器。对于端口T, S, M, P, H, 和 J 有基于每个针脚的上拉和下拉控制寄存器。对于端口 AD 有基于每个针脚的上拉寄存器。对于端

发表于 2022-01-11

让atmega8可以和飞思卡尔xs128一样对IO引脚进行定义

好吧，不得不承认，我使用飞思卡尔的XS128单片机已经非常之习惯了，结果一上手atmega8，最令我反感的就是atmega8不能对IO引脚进行操作，非要用些繁琐的位操作。我就不，我就要像飞思卡尔那样操作。。。于是。。。。。。把我写的下面这个头文件塞到winavr目录的include/avr中，并在io.h头文件的最后包含这个头文件。嘿嘿，一切变得是那么的亲切与熟悉。。。。。。/************************************************************ 函数库说明：ATMEGE8 * 版本：

发表于 2022-01-10

飞思卡尔MC9S12系列单片机地址影射以及分页问题

对于用MCU的人来说，不一定要明白HCS12(x) memory map的机制和联系。因为如果没有系统地学习操作系统和编译原理之类的课程，确实有些难度。并且，对于DG128 XS128这样的MCU，默认的emory分配方式已经够用了。从这个意义上讲，搞清楚memory map似乎不必要。但是，你有没有RAM不够用的情况？有没有想定义变量到FLASH ROM的情况？有没有因为欲提高寻址效率而定义变量到非分页区的情况？有没有写EEPROM但没写成功的情况？飞思的memory非常灵活，通过地址映射来提高效率是芯片制造商的一惯作风（当然，首先这个CPU要有这种寻址和内存映射转换机制），但是，纵观HCS12(x) m

发表于 2021-08-31

飞思卡尔系列MC9S12XS128的中断系统

1、特点：• Interrupt vector base register (IVBR)•中断向量基址寄存器（IVBR）• One spurious interrupt vector (at address vector base1 + 0x0010).•一个伪中断向量（矢量base1在地址+ 0x0010）。• One non-maskable system call interrupt vector request (at address vector base + 0x0012).•一个不可屏蔽系统调用中断向量请求（在地址向量基地+ 0x0012）。• Three non-maskable access violation i

发表于 2021-08-31

飞思卡尔启动过程

发表于 2021-08-31