TI宣布单芯片手机路线图，65nm新方案即将出炉

据媒体报道，NVIDIA下一代主要面向高性能计算、人工智能等Hopper架构，将会采用5nm工艺制程，晶体管多达1400亿个，面积核心达到了900平方毫米，是有史以来最大的GPU。　　作为参考，NVIDIA自家旗舰Ampere架构的A100为542亿个晶体管（每平方毫米约为6560万个晶体管），AMD阵营中采用Aldebaran架构的Instinct MI200系列为582亿个晶体管（每平方米约为7360万个晶体管），GH100是它们的2.5倍左右。Hopper架构的GH100在5nm的加持下，能够在单芯片封装下轻松做到每平方毫米1.5亿个晶体管。　　不过这一说法遭到了存疑，因为当前EUV光罩的限制为858平方毫米，而GH100

Intrinsic表示，它已成功扩展其基于氧化硅的电阻随机存储器 (RRAM)，并展示了电气性能特性，使其能够在先进处理节点的逻辑器件中用作高性能、低成本、嵌入式、非易失性存储器。Intrinsic 与其在比利时的合作伙伴 imec 一起，将 RRAM 器件的尺寸缩小到 50 nm，该公司表示，这些器件已展示出出色的开关行为，这是它们用作下一代非易失性固态存储器的关键。这些器件在物理尺寸（缩放）和电气性能特性方面都与半导体行业使用的先进半导体制造工艺节点兼容，使其适用于边缘人工智能和物联网应用。Intrinsic 首席执行官 Mark Dickinson 表示：“我们很高兴达到了这一关键里程碑，证实了我们的理论分析，即这些设备

晶圆代工厂 Tower Semiconductor 的光子学平台支持电信和数据中心以及人工智能和LiDAR等不同光电子开发。以色列的代工厂 Tower正在提供世界上第一个开放式硅光子 (SiPho) 代工工艺，其中集成了 III-V 激光器、放大器、调制器和探测器。该平台是铜网络巨头瞻博网络合作开发，用于数据中心和电信网络的光连接，以及人工智能 (AI)、LiDAR和其他无人驾驶汽车传感器中的新兴应用。该平台将 III-V 激光器、半导体光放大器 (SOA)、电吸收调制器 (EAM) 和光电探测器与硅光子器件共同集成在一个芯片上。这可实现更小、更多通道数和更节能的光学架构和解决方案。代工工艺的可用性将使广泛的产品开发人员能够

英特尔欧洲产能扩产计划再进一步，位于爱尔兰Leixlip的Fab 34首批设备已正式入场，预计将于2023年正式上线，届时将能够生产被其称之为Intel 4的制程工艺（相当于7nm）。据eeNews报道，在首批入驻Fab 34的设备中，光刻胶轨道被首个推入洁净室，其作用是在EUV扫描仪内对准和曝光之前，为晶圆提供精确的抗蚀剂涂层。Fab 34项目于2019年启动，耗资70亿美元，项目建成后将使得英特尔在爱尔兰的制造能力扩大一倍，并将为其欧洲开展的业务提供关键的先进工艺技术。英特尔在爱尔兰的扩张是该公司全球工厂扩建的一部分。英特尔在亚利桑那州、新墨西哥州、俄勒冈州和马来西亚、以色列和俄亥俄州拥有数百亿美元的新制造基础设施，预计还将

1月16日，赛微电子通过投资者互动平台表示，公司FAB3的该类产品尚处于工艺开发验证阶段，并且北京FAB3已完成工艺开发，实现了数款产品量产，分别属于消费电子和工业应用领域。赛微电子称，当前FAB3正在进行产能爬坡，产能资源相对充足，暂不需要对工艺开发及晶圆制造进行产能的强制分配，当然目前工艺开发涉及的产品类别多于晶圆制造的类别；封测试验线是使用了公司北京MEMS生产基地的一部分空间进行建设。而在此前，赛微电子在接受投资机构调研时就表示，公司北京FAB3已实现量产部分产品的良率已超过瑞典产线。当然其中重要原因也在于产线定位不同，截至目前瑞典为中试线性质，北京为量产线性质。凭借完全自主的专利知识产权及工艺积累，基于与下游广泛客户

数字和定制设计平台配合高质量IP，可降低HPC、AI、5G和其他先进SoC在新工艺节点下的风险 ，加速客户采用要点： 新思科技Fusion Design Platform和Custom Design Platform率先获得三星晶圆厂（以下简称为“三星”）4LPP工艺认证。作为三星全面技术路线图的一部分，4LPP工艺旨在协助芯片厂商设计和交付速度更快、功耗更低的芯片新思科技3DICCompiler已获得三星多裸晶芯片集成 (MDI) 流程验证。MDI流程集成了4LPP工艺先进技术，可提高高达数千亿个晶体管的扩展性面向4LPP工艺的新思科技DesignWare IP具有低延迟、低功耗和高带宽的特点，同时可降低集成