基于DSP芯片和CPLD的刹车控制系统设计

发布者:DazzlingGaze最新更新时间:2011-11-10 关键字:刹车控制系统  DSP芯片  CPLD 手机看文章 扫描二维码
随时随地手机看文章

    本文在硬件电路设计上采用DSP 芯片和外围电路构成速度捕获电路,电机驱动控制器采用微控制芯片和外围电路构成了电流采样、过流保护、压力调节等电路,利用CPLD实现无刷直流电机的转子位置信号的逻辑换相。在软件设计上,软件以C语言和汇编语言相结合的方法实现了系统的控制。最后提出了模糊控制调节PID参数的控制策略。

    1 引言

    赛车刹车系统是赛车系统上具有相对独立功能的子系统,其作用是承受赛车的静态重量、动态冲击载荷以及吸收赛车刹车时的动能,实现赛车的制动与控制。其性能的好坏直接影响到赛车的快速反应、安全制动和生存能力,进而影响赛车的整体性能。本文设计了赛车全电防滑刹车控制器的硬件和软件,最后研究了适合于赛车刹车的控制律。

    2 系统硬件电路设计

    本赛车刹车控制器是由防滑控制器和电机驱动控制器组成。两个控制器都是以DSP芯片为核心。防滑控制器主要是以滑移率为控制对象,输出给定的刹车压力,以 DSP芯片为CPU,外加赛车和机轮速度信号调理电路等。电机驱动控制器主要是调节刹车压力大小,并且控制电动机电流大小,也是以DSP芯片为CPU,再加外围电路电动机电流反馈调理电路、过流保护电路、刹车压力调理电路、四组三相全桥逆变电路等构成电机驱动控制器。

    2.1 DSP的最小系统

    DSP的最小系统主要涉及存储器扩展、JTAG接口配置、复位电路、ADC模块的设置以及时钟电路的设计等。

    1、片外存储器扩展。

    片外存储器是为了弥补DSP内部RAM的不足,同时也考虑到调试过程中可以方便将程序下载到片外高速StaTIc RAM中。外部的静态随机存储器采用CY7C1041CV33。DSP既可以使用片内程序存储器,也可以使用片外程序存储器,这由引脚XMP刀MC决定的。JTAG接口。在程序需要调试时,程序下载是通过JTAG接口完成的,这个接口经过仿真器与PC机的并行口相连。

    2、复位电路与时钟源模块。

    用阻容电路产生上电复位和手动复位的低电平复位电路,产生复位信号。外加一个硬件看门狗,其输出端产生复位信号WDRST。电源芯片的两个输入都为+5V,输出为+1.9V和+3.3V电源为DSP供电,输出电源分别有两个复位信号,当电源不稳或过低时,将产生复位信号。

    3、模数转换ADC模块的硬件配置。

    模数转换ADC输出电压2V,要求输出端接一个低的ESR容量为10μF的陶瓷电容到模拟地。如果软件设置在外部参考模式下,ADCREFP能够接外部输入为2V的参考电压,并且接一个低的ESR容量为1μF到10μF的电容。否则,AD的内部参考源的精度将受到影响。

    2.2赛车前轮与刹车机轮速度信号处理电路

    赛车防滑控制器主要是以滑移率为控制对象,防止赛车打滑,由滑移率的偏差大小调节后输出压力参考值,以跟踪给定的滑移率大小。防滑控制器上必须有赛车前轮和刹车机轮速度信号的调理电路,主要是为了得到反馈的滑移率。赛车速度信号是以自由滚动的赛车前轮速度信号代替。在赛车的前轮与刹车机轮上都装有测速传感器,当轮子转动时,测速传感器会产生正弦波形式的交流信号,机轮每转动一圈,测速传感器发出50个周期的正弦交流信号。正弦交流信号的振幅随轮子速度的变化而变化,其信号为偏压2.5V,峰值为0.3V,最大信号幅值不超过5V的正弦波信号。将此正弦波信号转换成同频率的方波后送入DSP的捕获单元,捕获方波相邻上升沿的计数值间隔ncapture,即可计算得到轮子的转速值V。由于CPUCLK为150MHz,捕获时基为其中的一个定时器,n为 CPUCLK的分频系数,凡为轮子的滚动半径,那么轮子速度的计算式为:
 

    

调理电路如图1所示:

 

[page]

    2.3 逻辑信号电路

    电机驱动器选用ALTERA公司的MAX7000A系列器件对电机的转子位置等信号进行逻辑处理,选用多达有76路可编程I/0口和100引脚的 EPM7128AE,该CPLD能够满足系统设计要求。器件EPM7128AE实现了电机的三相全桥逆变电路触发信号、过流保护、正反转、三相全桥的开通与关断等功能。一片CPLD器件EPM7128AE上有两个电机的逻辑信号。由于无刷直流电动机的霍尔位置传感器CS3020的输出是集电极开路结构,故上拉2KΩ电阻,再把霍尔信号SA, SB, SC送到CPLD的输入端口。其JTAG接口的TMS, TCK, TDI, TDO四个端子必须接上拉电阻,再接+5V电源。

    2.4 无刷直流电动机的功率驱动电路

    无刷直流电动机的功率驱动电路采用以IR公司的专用驱动芯片IR2130为中心的6个N沟道的MOSFET管组成的三相全桥逆变电路。其输入为以功率地为地的PWM波,送到IR2130的输入端口,输出控制N沟道的功率驱动管MOSFET,由此驱动无刷直流电动机。采用这种驱动方式主要是功率驱动芯片 IR2130对“自举”技术形成悬浮的高压侧电源的巧妙运用,简化了整个驱动电路的设计,提高了系统的可靠性。而且IR2130驱动芯片内置死区电路,以及过流保护和欠压保护等功能,大大降低了电路设计的复杂度,进一步提高了系统的可靠性。

    2.5 电流采样及过流保护电路

    无刷直流电动机的电流是通过功率驱动电路母线上的电阻进行检测的。母线上面的电阻是由两个0.01Ω的功率电阻并联,采样电路是通过这两个并联的采样电阻进行电流采样的,采样电阻将电流信号转换为电压信号,电压信号送到电流监控芯片进行放大,然后经过由OPA2344构成二阶有源滤波电路滤波,最后得电流反馈信号,直接送到A/D转换器。


 

    硬件过流保护电路,对系统的正常工作起到很重要的作用,主要是对功率器件MOSFET和电动机的保护。系统还带有软件保护功能,过流信号OVCURX送到 DSP的输入引脚,当OVCUR为高电平时,DSP会产生电机控制转动信号ENABLE关断逻辑信号,使电机停转。芯片IR2130自身带有过流保护功能。

    2.6 压力信号放大电路及其调理电路

    压力信号放大器采用差分式实现的减法运算的放大电路,以超低漂移电压运算放大器为核心,放大倍数为40倍,放大器还配有调零位和灵敏度调节的功能。其中芯片7809为电源芯片7660提供+9V电压的,芯片7660将+9V的电压变为-9V,这两个电压+9V和-9V同时为OP07供电。

    由于从电压信号放大器出来的电压信号范围为+1V~+5V,而DSP的A/D模块的参考电压为+3.3V,则采样的电压信号的最大值不能超过+3.3V。因此电压信号要经过调理电路将电压信号减小到+3.3v以下。调理电路采用精密的运算放大器OPA2344,将电压信号由+1V~+5V调理到+3V以下,需要设定放大倍数为0.6,以便于DSP进行采样。

    3 控制器软件设计

    本赛车刹车控制器的软件以C语言为主体,适当的采用汇编语言,这样的软件编写给整个系统软件带来了方便。C语言使DSP程序的开发速度加快,而且可读性和可移植性也大大增加,在TI公司的C2000 Code Composer Studio(CCS)集成开发环境下进行程序调试。由于篇幅限制,此处仅介绍系统程序初始化以及主程序流程。

    1、系统程序初始化。

    系统的程序在运行前,必须对DSP的时钟源、定时器、看门狗、AD模块、I/O口、捕获单元、中断等等进行初始化设置,使系统的内部资源、外围设备和硬件电路相匹配。系统在运行前,必须关掉所有的中断,以防止程序运行时产生不必要的中断或者程序跑飞等现象。因此在初始化后,系统才启动中断,使程序正常运行。

    2、系统主程序流程。

    赛车全电刹车系统的主程序包括程序初始化模块、定时器中断服务、模拟量定时采样模块、速度信号的捕获模块、滑移率控制模块、压力调节模块、电流调节模块等等。其中,定时器中断服务程序给电流、压力、滑移率模块提供固定的时钟触发,以此时间作为各个模块的调节基准。当程序运行时,首先关断系统的总中断,完成初始化,接收到刹车命令后,开启总中断,进入程序调节的死循环,直到程序运行结束。电流环调节的时间最短,反映最快,其调节时间长短与电流信号滤波参数、 DSP采样速度、CPU时钟周期、软件滤波程序等都有关系,一般时间为零点几个毫秒。而压力调节环的时间设定为电流调节环的N倍,电流调节环和压力调节环的调节次数可以现场测定调节时间而确定,滑移率调节时间更长。系统的主程序流程图如图3所示。

[page]

    4 系统模糊控制策略

    模糊控制器是模糊控制在控制系统中应用的关键部分,其主要过程为将取到的系统控制回路中被控过程输出的精确量进行模糊化,并且作为模糊控制器的输入。模糊控制器的输入和输出都是实际的精确量。然后进行模糊推理,在内部建立语言型的模糊控制规则,由输入条件判断模糊输出。最后将模糊量转化为实际的精确量,即去模糊化。模糊控制器设计的具体过程如下图4所示。

    本文作者创新点

    本文主要完成了赛车刹车控制系统的设计,主要是硬件设计、软件设计和控制策略研究。硬件设计方面采用高速的DSP芯片和CPLD并设计其外围的电路。系统还设计了以IR2130为核心的驱动电路,电流信号硬件放大电路、滤波电路和保护电路,压力信号的放大电路和滤波电路,赛车速度和机轮速度的处理电路等等。控制策略方面采用模糊控制调节PID参数。

 

 

关键字:刹车控制系统  DSP芯片  CPLD 引用地址:基于DSP芯片和CPLD的刹车控制系统设计

上一篇:基于超声波测距的倒车雷达系统设计
下一篇:采用传感器技术的防错检测方案在汽车制造中的应用

推荐阅读最新更新时间:2024-05-02 21:42

分时复用时CPLD设计变频系统中的应用
    摘要: 简要介绍利用MaxplusII软件来实现VVVF控制SPWM变频调速的方法。设计中提出一种三相分时运算思路,详细阐明其具体实现方式。试验证明,CPLD应用于变频调速系统控制是非、常有效的,使用分时复用电路大大减少了CPLD使用逻辑门的数目。     关键词: 三相分时运算 变频调速 可编程逻辑器件 变频调速的实现,目前一般利用CPU加片内外设的专用微处理器。但是,专用微处理器大量占用CPU,受时钟限制,很难实现高精度算法,且引脚I/O口有限。用CPLD(复杂可编程逻辑器件)设计乃至仿真、验证、利用ISP(在系统编程)对硬件调试都非常方便,开发周期很短,且I/O口很多,可以随意设定,故用CPLD设
[应用]
中国研成四核DSP芯片 解决国产雷达无“芯”之痛
    观察者网报道,“华睿1号”是中国电科14所牵头研制的国内首款具有国际先进水平的高端四核DSP芯片,填补了我国多核DSP领域的空白。经过七年艰苦卓绝的奋斗,芯片设计、软件开发、平台研制、应用验证等工作顺利完成,目前华睿1号信号处理平台已成功应用于十多型雷达产品中,为我国雷达装备高端处理芯片国产化写下浓墨重彩的一笔。往昔历历在目,今朝点点于心。   相信“华睿1号”项目团队的所有成员仍会清晰记得2010年12月27日北京人民大会堂北京厅里那场振奋人心的“核高基”重大专项---“华睿1号”DSP芯片发布会。那一天,我所正式对外宣布“华睿1号”这颗备受集成电路业界瞩目、填补国内多核DSP领域空白的芯片诞生了。   “产学研用”是
[半导体设计/制造]
CPLD与TMS320VC55x的McBSP接口设计
【摘 要】 根据McBSP和CPLD的时序分析,采用VHDL语言设计了CPLD模拟McBSP并与之进行全双工通信,给出了实际的接口时序结果。 关键词:McBSP,CPLD,VHDL,DSP      在许多数字信号处理应用系统中,DSP担任的工作是快速而复杂的核心运算,但是,在运算的同时DSP对数据输入输出的控制是有限的,DSP与CPLD(复杂可编程逻辑器件)或FPGA(现场可编程阵列)相结合的设计则可以有效地弥补这种不足。笔者设计的基于DSP实时视频编解码系统,采用TI(德州仪器)公司的最新高性能低功耗TMS320VC55x系列DSP芯片TMS320VC5509做视频双向编解码运算,但如果DSP还承担视频输入输出的工作
[模拟电子]
<font color='red'>CPLD</font>与TMS320VC55x的McBSP接口设计
基于CPLD的IRIG-B码对时方式在继电保护装置中的应用
  时间的精确和统一是变电站自动化系统的最基本要求。只有电力系统中的各种自动化设备(如故障录波器、继电保护装置、RTU微机监控系统等)采用统一的时间基准,在发生事故时,才能根据故障录波数据,以及各开关、断路器动作的先后顺序和准确时间,对事故的原因、过程进行准确分析。统一精确的时间是保证电力系统安全运行,提高运行水平的一个重要措施。全球定位系统(GPS)的出现为实现这些需求提供了可能。   基于GPS的对时方式有3种:1)脉冲对时方式;2)串行口对时方式;3)IRIG-B时间编码对时方式。脉冲对时和串行口对时各有优缺点,前者精度高但是无法直接提供时间信息,而后者对时精度比较低。IRIG-B码对时方式兼顾了两者的优点,是一种精度很高
[单片机]
基于<font color='red'>CPLD</font>的IRIG-B码对时方式在继电保护装置中的应用
JTAG口及其对F1aSh的在线编程
随着嵌入式技术的发展,在一些高端的掌上设备中,都使用了Flash芯片,如Compaq的iPAQ、联想的天祺系列等产品。但对于研发人员来说,在开发阶段需要大量的程序调试,就意味着要对F1ash进行擦除和改写的工作,因此,如何对F1ash进行在线编程是问题的关键所在。本文介绍一种通过JTAG对Flash进行的在线编程方法。 1 JTAG简介 JTAG(Joint Test Action Group)是1985年制定的检测PCB和IC芯片的一个标准,1990年被修改后成为IEEE的一个标准,即IEEEll49.1-1990。通过这个标准,可对具有JTAG口芯片的硬件电路进行边界扫描和故障检测。 具有JTAG口的芯片都有如下JTAG
[应用]
无线传感器网络节点模块化的接口电路设计
0 引言     无线传感器网络是由大量传感器节点通过无线通信自组织构成的网络,被认为是将对21世纪产生巨大影响力的技术之一。在分布式测试中使用无线传感器网络,不受通信电缆的限制、组态灵活、重构性强,可以在较恶劣的测试环境中使用。由无线传感器网络组成的分布式测试系统已应用于水中爆炸测试系统。在一些分布场测试系统中,被测量种类繁杂,为完成测试任务,节点采用模块化设计,SPI接口电路简单、传输速度快,各模块通过SPI总线通信协同完成测试任务。但在实际开发应用中,由于系统要求,使某些模块与多个模块链接,且接口工作在不同的模式下,如果完成通信需要功能模块的SPI接口主从切换,致使通信速度与灵活性降低。CPLD具有可编程性特点,可根据需要扩展
[嵌入式]
DSP芯片的应用
自从DSP芯片诞生以来,DSP芯片得到了飞速的发展。DSP芯片高速发展,一方面得益于集成电路的发展,另一方面也得益于巨大的市场。在短短的十多年时间,DSP芯片已经在信号处理、通信、雷达等许多领域得到广泛的应用。目前,DSP芯片的价格也越来越低,性能价格比日益提高,具有巨大的应用潜力。DSP芯片的应用主要有: (1) 信号处理--如,数字滤波、自适应滤波、快速傅里叶变换、相关运算、频谱分析、卷积等。 (2) 通信--如,调制解调器、自适应均衡、数据加密、数据压缩、回坡抵消、多路复用、传真、扩频通信、纠错编码、波形产生等。 (3) 语音--如语音编码、语音合成、语音识别、语音增强、说话人辨认、说话人确认、语音邮件、语音储存等
[嵌入式]
可编程逻辑器件与单片机构成的双控制器
    摘要: 介绍一种利用可编程逻辑器件CPLD与单片机AT89C51串行双向通信而构成的双控制器。     关键词: CPLD AT89C51 串行通信 在传统的控制系统中,人们常常采用单片机作为控制核心。但这种方法硬件连线复杂,可靠性差,且单片机的端口数目、内部定时器和中断源的个数都有限,在实际应用中往往需要外加扩展芯片。这无疑对系统的设计带来诸多不便。 现在有很多系统采用可编程逻辑器件CPLD作为控制核心。它与传统设计相比较,不仅简化了接口和控制,提高了系统的整体性能及工作可靠性,也为系统集成创造了条件。但可编程逻辑器件的D触发器资源非常有限,而且可编程逻辑器件在控制时序方面不如单片机那样方便,很多
[工业控制]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved