国内首款抗辐射型高性能32位四核并行处理器问市

[中国•珠海]－2013年10月24日－首家登陆中国创业板的本土IC设计企业珠海欧比特控制工程股份有限公司，日前宣布推出一款名为S698PM的抗辐射型的高性能、高可靠、高集成度、低功耗的四核并行处理器SOC芯片，这款32位处理器其采用对称多处理架构（SMP），遵循SPARC V8标准，专为高端嵌入式实时控制及复杂计算等应用而设计。
 
S698PM芯片内部集成4个相同的高性能处理器核心，每个处理器核心均由32位RISC整型处理单元(IU)、双精度浮点处理单元（FPU）、高速一级缓存（L1 Cache）和存储器管理单元（MMU）等组成。

S698PM芯片采用AMBA2.0标准总线，其中采用128位带宽AHB总线作为处理器核心互联总线，采用32位带宽AHB总线作为片内高速外设互联总线，采用32位带宽APB总线作为片内低速外设互联总线，各总线间通过桥接器交换数据。

丰富的片上外设是S698PM芯片的另一大特点，其内部集成了包括GPIO、UART、定时器、中断控制器、调试支持单元、存储器控制器、1553B总线控制器、CAN总线控制器、10M/100M以太网控制器、SpaceWire总线节点控制器、CCSDS遥控遥测接口、USB2.0主控器、SPI主控器、I2C主控器等功能模块。

S698PM芯片内嵌在线调试支持单元(DSU)，允许用户通过UART串口或以太网接口访问芯片所有寄存器、存储器和外设，使软、硬件调试变得极为方便。S698PM芯片采用SMP架构设计，支持多核并行处理机制，利用eCOS、VxWorks、Linux等实时嵌入式操作系统，用户可方便地实现嵌入式实时控制系统的高性能多核并行处理设计。

 图示：S698PM内部功能模块框图

据了解，目前S698PM处理器已经实现了批量供货能力，产品形态有陶瓷封装、塑料封装及IP核可供航空航天、星箭站船、高端工控等领域客户灵活选择。

S698PM主要性能特征：

 四核并行处理器，集成了4个高性能处理器核心，每个处理器核心配置了：
▪ 32位SPARC V8整型处理单元(IU)，符合IEEE-1754标准；
▪ 64位双精度浮点处理单元(FPU)，符合IEEE-754标准；
▪ 一级缓存（含指令缓存ICache和数据缓存DCache）；
▪ 存储器管理单元MMU；
▪ 硬件乘法器和除法器；
▪ 支持MAC和UMAC等DSP指令；
▪ 7级指令流水；
 基于AMBA2.0标准总线的可裁减结构
▪ 各个处理器核互联总线：128-bit带宽的AHB；
▪ 片内高速外设互联总线：32-bit带宽的AHB；
▪ 片内低速外设互联总线：32-bit带宽的APB；
▪ 128-bit AHB与32-bit AHB间的转换桥：AHB/AHB bridge；
▪ 32-bit AHB与32-bit APB间的转换桥：AHB/APB bridge；
 两级缓存结构
▪ L1 Cache ：一级缓存，含ICache和DCache，位于处理器核心中；
▪ L2 Cache ：二级缓存，521KB，位于存储器控制器与128-bit AHB总线之间；
 片内外设：
▪ 存储器控制器，支持ROM、SRAM、DDR2、MAP IO；
▪ 中断控制器，支持6路可编程的外部中断；
▪ 4通道的SpaceWire总线节点控制器；
▪ 2通道的1M/10M速率1553B总线控制器；
▪ 2通道的CAN2.0总线控制器；
▪ CCSDS 用空遥测TM/TC接口；
▪ 10/100M自适应以太网控制器；
▪ USB2.0 HOST接口；
▪ 在线硬件调试支持单元DSU；
▪ Timer、Wdog、GPIO、UART、I2C、SPI；
 抗辐加固设计
▪ 内部时序逻辑单元：TMR加固；
▪ 内部存储器模块：EDAC捡错纠错；
▪ 外部存储器：EDAC捡错纠错；
 最高主频：600MHz；
 峰值处理能力：2100 MIPS、900MFLOPS(double precision)；
 工作电压：
▪ Core：1.0V，±10%；
▪ 普通IO（除DDR2和SpaceWire的IO外）：3.3V，±10%；
▪ DDR2 IO：2.5V，±10%；
▪ SpaceWire IO：2.5V，LVDS差分350mV；
 芯片功耗：<3W@600MHz。