PCI总线接口设计及专用接口芯片的应用

发布者:TranquilMind最新更新时间:2016-05-16 来源: eefocus关键字:PCI  总线接口  接口芯片 手机看文章 扫描二维码
随时随地手机看文章
  1 引言

  随着计算机技术的飞速发展和普及,数据采集系统迅速得到了广泛的应用。数据采集系统性能的好坏主要取决于它的精度和速度。在保证精度的条件下,应用尽可能高的采样速度,以满足对信号的实时采集和实时处理;而要实现高速数据采集,不仅需要高性能的adc等设备,而且需要高速的数据传输。目前isa总线己经逐 渐退出了历史舞台,开发基于pci总线的数据采集卡己经是势在必行。

  2 pci总线接口概述

  pci总线的信号线包括32根地址数据复用线、仲裁、接口控制线、总线命令字节允许复用线和系统复位等。在进行基本的数据传输操作时,数据线先出现地址, 同时总线命令出现在c/be〔3:0〕上,设备根据这些命令判断所要进行的操作,在接下来的数据节拍中传输数据,如果传送或接收方没有准备好,那么就插入等待周期。pci总线的其它操作还有设备选择、配置周期和中断应答等。

  pci总线协议复杂,需要在外部设备和pci总线之间增加一个接口电路。接口电路实现比较困难,目前实现pci接口的方法主要有:利用cpld或fpga 可编程逻辑器件和利用专门的pci接口芯片等多种方法实现。pci接口芯片具有设计简单、功能强大、可靠性好等特点,从而大大减少了开发人员的工作量。在 实际工作中我们综合各方面的因素,在本文选择了pci9054。

  3 pci9054芯片

  3.1 pci总线通用接口芯片简介

  pci9054是plx公司生产的pci总线通用接口芯片,采用先进的plx数据管道结构技术,符合pciv2.1和v2.2规范;提供了两个独立的可编 程dma控制器;每个通道均支持块和分散/集中的dma方式;在pci总线端支持32位/33mh;本地端(local bus)可以编程实现8,16,32位的数据宽度;传输速率最高可达132mb/s;本地总线端时钟最高可达50mhz支持复用/非复用的32位地址数 据。pci9054的内部结构框图如图1所示。

  图1 pci9054内部结构框图

  由图1可知,pci9054提供了pci、eeprom、local总线三个接口。pci9054作为一种桥接芯片在pci总线和local总线之间提供 传递消息,既可以作为两个总线的主控设备去控制总线,也可以作为两个总线的目标设备去响应总线。

  pci9054有6个零等待可编程fifo存储器(fifos)。它们分别完成pci发起读、写操作,pci目标读、写操作和dma读、写操作。由于 fifo存储器的存在,数据可以大量突发传输而不丢失。这样不仅满足实时性要求,同时可以根据用户的需要采用与pci时钟异步的本地频率。串形 eeprom(serial eeprom)是用来在开机时初始化配置内部寄存器的。内部寄存器(internal regi- sters)标识地址映射关系以及pci端和本地端工作状态。fifo和内部寄存器在计算机主机或者本地端都是统一编址的,用户可以从两端通过编程访问它 们的每一个字节。

  3.2 数据传输模式

  pci9054的数据传输模式灵活多样,包括直接主模式(pci master)、直接从模式(pci target)、dma模式。

  数据传输模式的选择主要是要根据硬件设计者对硬件设计的需求而定的。当硬件设计者选择由pci发起控制的时候,则pci9054应该为pci的工作目标, 这时应选择pci 9054的工作方式为pci从模式。当硬件设计者选择本地端发起控制的时候,pci9054成为主控设备,而pci则成为pci9054的工作目标,这种 情况下应选择pci9054的工作方式为pci主模式。在数据进行dma传输时,pci9054对pci端和local端都是主控设备,本身具有dma控 制器完全可以脱离pc机进行dma控制,此时pci9054工作在dma传输模式。

  3.3 本地总线工作方式

 

  pci9054本地总线可工作在m,c,j三种模式。

  m模式是专为motorola公司的mcu设计的工作模式。c模式下9054芯片通过片内逻辑控制将pci的地址线和数据线分开,很方便地为本地工作时序 提供各种工作方式,一般较广泛应用于系统设计中。j模式是一种没有local master的工作模式,它的好处是地址数据线没有分开,严格仿效pci总线的时序。pci9054的工作方式可利用模式选择引脚加以选择,对于 176pin-pqfp封装的9054芯片模式选择引脚为pin156(mode1)和pin 157(modeo)。只要将这两个脚接地便可选择了c模式;两个脚都接 则选择了m模式;pin156接地,pin157接则选择了j模式。

  4 利用pci9054进行pci接口电路的设计

  4.1 接口电路的硬件结构图如图2所示:

  图2 硬件结构图

  4.2 pci9054与pci bus接口

  硬件接口电路的第一部分是9054与pci插槽间的连接信号线。这些信号包括地址数据复用信号ad[31:0],总线命令信号c/be[3:0]和pci 协议控制信号par,frame#,irdy#,trdy#,stop#,idsel,devsel#等。电路连接中将彼此对应的信号线连接在一起即可。在pci总线信号中,除了rst#,inta#~intd#之外,其它所有信号都在时钟上升沿被采样。每个信号都有相对于时钟前沿的建立和保持时间。在此期间,不允许有信号跳动。该时间一过,信号的变化就无关紧要了。这种建立和保持时间对于不同的信号其情形是不同的。对于ad[31:0]、par和 idsel来说,只有在一定的时钟边沿上才有上述时间的要求。对于 lock#,irdy#,trdy#,frame#,devsel#,stop#,req#, gnt#,serr#和perr#这些信号在每个时钟前沿都有建立和保持时间。对于c/be[3:0]#在传输总线命令时,要在frame#第一次建立时 对应的时钟边沿上遵守建立和保持时间的关系。若传输字节使能信号时,要在完成一个地址期或数据期之后的每一个时钟边沿保证相应的建立和保持时间。

  4.3 pci9054与eeprom接口

  各种接口芯片都需要外接串行eeprom芯片来加载配置数据。对于串行eeprom芯片,需要根据接口芯片数据手册中给出的生产厂家及型号选择,这里选择 microchip technology公司的 93lc46b。pci9054提供4个管脚与串行eeprom相连接,它们分别是eedi,eedo,eesk, eecs,对应于93lc46b的di, d0, sk, cs这4个管脚,这4对管脚直接相连就可以。另外93lc46b的vcc管脚需要接+5v电源,gnd接地。因为需要对串行eeprom进行写操作,串行 eeprom应处于可编程而且非保护状态,所以pe接高电平而pre接低电平。93lc46的技术手册规定两个管脚上拉和下拉的电阻应为10k左右。

  4.4 pci9054与local bus接口

  硬件电路第三部分是pci 9054与local端连接。plx9054芯片local端用到的部分引脚信号描述如下。

  lhold:申请使用本地总线,输出信号;lholda:对lhold应答,输入信号;ads:新的总线访问有效地址的开始,在总线访问first clock设置时,输出信号: blast:表示为总线访问的last transfer,输出信号; lw/r:高电平表示读操作,低电平表示写操作,输出信号。la:地址线。ld:数据线。ready:表示总线上读数据有效或写数据完成,用以连接 plx9054等待状态产生器,输入信号。

  4.5 寄存器配置

 

  设计好接口电路后,硬件设计工作还只完成了一半。由于pci 9054是通用pci接口功能芯片,它的功能还不一定能够满足用户的需求,所以还要进行功能寄存器设置以使接口电路具有特定的功能。寄存器的配置包括 eeprom初始化、local功能寄存器和pci配置寄存器的配置。

  (1) eeprom初始化

  在计算机的加电自检期间,pci总线的rst#信号复位,plx9054内部寄存器的默认值作为回应。plx9054输出本地lreset#信号并检测串 行eeprom。如果串行eeprom中的前33个比特不全为1,那么plx9054确定串行eeprom非空,用户可通过向9054的寄存器cntrl 的29位写1来加载eeprom的内容到plx9054的内部寄存器;配置的信息(设备识别号、供应商代码号、local总线三个空间的大小以及三个空间的基址等)事先要利用编程器写入配置存储器中,也可以在p1xsdk中的plxmon下对eeprom进行配置。

  (2) pci配置寄存器的配置

  配置pci配置寄存器比较简单。主要是填写生产商id号、器件id号、类码子系统id号和子系统生产商id号。对于pci 9054,其生厂商id号为10b5,器件id号为9054,子系统号为9054,子系统id号为10b5,类码号为0680,表示其为桥设备中的其它桥 设备类。

  (3) 本地配置寄存器的配置

  对于本地配置寄存器的配置就是对本地地址空间及其本地总线属性的配置。这些配置要根据实际开发的硬件板卡的硬件资源进行配置。设备人员配置寄存器的任务就是要把某一段本地地址映射为pci地址,也就是当主机cpu要访问本地地址空间时,要知道其对应的pci总线地址。

  4.6 驱动程序的开发

  设备驱动程序提供链接到pci板卡的软件接口,文件扩展名为.sys的动态链接库。在windows98和windows2000中,设备驱动程序必须根 据windows驱动程序模型(wdm)设计。设备驱动程序的关键是如何完成硬件操作,基本功能是完成设备的初始化、对端口的读写操作、中断的设置和响应 及中断的调用,以及对内存的直接读写。本设计应用基于vc++的driverworks软件,只要在它的向导程序(driverwizard)指引下,根据硬件的具体情况设置必要参数就可以很方便地完成驱动程序的框架,最后根据具体的要求添加新的类对象和所需代码即可。

  5 结束语

  随着数字技术的发展,要求的数据传输速率将会越来越高。pci9054以其强大的功能,简单的用户接口,为pci总线接口的开发提供了一种简洁的方法,设计者只要设计本地总线接口控制电路,即可实现与pci总线的高速数据传输。

关键字:PCI  总线接口  接口芯片 引用地址:PCI总线接口设计及专用接口芯片的应用

上一篇:基于CAN总线的大容量汉字火灾楼层显示器设计
下一篇:基于RS-485总线的分布式金刚石加工监控系统研制

推荐阅读最新更新时间:2024-05-03 00:23

基于TJA1080的FlexRay总线接口设计
引言   现今的汽车电子设备越来越多,早期的CAN总线已经不能很好地解决众多电子设备之间的通信,通信速度更高和通信更安全的车内总线成为汽车电子的迫切需求。FlexRay总线是最近推出的一种先进高速串行同步和异步通信系统。该总线具有故障容限,可提供500 kbps~10 Mbps的确定数据传输速率和24位CRC(循环冗余)校验码。其通信速度和安全机制均满足目前车内电子设备的需求。   本文介绍一种在数字信号处理器(DSP)C5509上实现FlexRay总线的方法。使用恩智浦半导体公司(NXP,原飞利浦半导体公司)的 FlexRay总线控制器TJA1080。TJA1080负责将各个设备的数据传输到DSP,由DSP对数据进行分析和处
[嵌入式]
AT89C52单片机与ARINC429航空总线接口设计
摘要:DEI1016是一种可支持ARINC429航空总线协议的串行接收、发送器件。文中介绍了DEI1016的主要功能和工作原理,给出了DEI1016的数据收发过程,同时重点介绍了DEI1016与AT89C52单片机接口电路的设计方法。 关键词:DEI1016;接收;发送;接口设计;AT89C52 1 DEI1016的主要功能 DEI1016是Device Engineering Incorporated 生产的一种可支持ARINC429航空总线协议的串行接收、发送器件。该器件的主要功能如下: ●串行数据字长为32或25位; ●串行数据速率为100kbps或12.5kbps; ●具有独立的收、发电路; ●两个独立的接
[单片机]
Silicon Labs PCI Express Gen 4时钟确立新的性能标杆
电子网消息,Silicon Labs(芯科科技)日前宣布针对PCI Express® (PCIe®) Gen 1/2/3/4应用推出一系列具有业界最低抖动、最高集成度、最低功耗的时钟发生器产品。Silicon Labs新型Si522xx PCIe时钟发生器满足PCIe Gen 4的严格要求且提供20%的抖动裕度,同时为PCIe Gen 3抖动规格提供60%的抖动裕度。开发人员现在可以信心十足地采用Silicon Labs PCIe时钟设计出符合PCIe标准的解决方案,而且可以获得最大限度的抖动裕度,降低产品开发风险。 凭借兼容PCIe Gen 4和高达12路时钟输出,Si522xx时钟非常适合在数据中心应用中提供低抖动PC
[半导体设计/制造]
小体积高耐压,纳芯微推RS-485接口专用隔离芯片
国内优秀的信号链芯片及其解决方案提供商苏州纳芯微电子股份有限公司(以下简称“纳芯微”)宣布推出高性价比三通道数字隔离器NIRS31及RS-485接口隔离芯片NIRS485。NIRS31/485采用创新的Adaptive OOK®电容隔离技术,具有低辐射噪声、高抗干扰性,适用于各类对成本敏感的应用场合,如电力电表、工业BMS、楼宇自动化等。 小体积,高耐压 NIRS31/NIRS485具有典型值150kV/μs的瞬态抗扰度、6KV的浪涌耐压,更易通过系统级浪涌测试,并减少外围保护器件。4.9mm×3.9mm的SSOP16小封装,使其更适用于高集成度方案,帮助工程师大幅节省PCB尺寸和布板空间。NIRS31/NIRS485现已通过CQ
[手机便携]
小体积高耐压,纳芯微推RS-485<font color='red'>接口</font>专用隔离<font color='red'>芯片</font>
基于Wishbone片上总线的PCI Bridge核的研究和应
摘要:讨论了PCI主桥的应用和Wishbone片上总线技术,详细介绍了基于Wishbone总线的PCI Bridge核的功能、内部结构和操作方式。实验证明,在PCI系统中使用PCI Bridge核进行开发设计,电路简洁,使用方便灵活。 关键词:PCI主桥;Wishbone片上总线;PCI桥核 自PCI协议问世以来,PCI总线应用越来越广泛,现已成为事实上的计算机总线标准。随着PCI应用和开发的深入,往往需要在复杂的PCI系统中使用PCI桥来完成设计工作,包括使用主/PCI桥来完成整个系统的初始化配置过程。PCI桥的使用已从传统的PC机领域拓展到更多的电子应用系统中。 1 PCI主桥简介 在复杂的PCI系统中,往往拥有不只
[应用]
蓝牙无线局域网收发芯片RF2968接口电路设计
  RF2968是专为蓝牙的应用而设计,工作在2.4GHz频段的收发机。符合蓝牙无线电规范1.1版本功率等级二(+4dBm)或等级三(0dBm)要求。对功率等级1(+20dBm)的应用,RF2968可以和功率放大器搭配使用,如RF2172。芯片内包含有发射器、接收器、VCO、时钟、数据总线、芯片控制逻辑等电路。由于芯片内集成了中频滤波器,RF2968只需最少的外部器件,避免外部如中频SAW滤波器和对称一不对称变换器等器件。接收机输入和发射输出的高阻状态可省去外部接收机/发射机转换开关。RF2968和天线、RF带通滤波器、基带控制器连接,可以实现完整的蓝牙解决方案。除RF信号处理外,RF3968同样能完成数据调制的基带控制、直流补偿
[电源管理]
蓝牙无线局域网收发<font color='red'>芯片</font>RF2968<font color='red'>接口</font>电路设计
基于ADSP-TS201S的图像采集处理系统
引言         随着人们对实时信号处理要求的不断提高和大规模集成电路的迅速发展,作为数字信号处理核心和标志的数字信号处理器DSP芯片得到了快速的发展和应用。它可以广泛应用于通信系统、图形/图像处理、雷达声纳、医学信号处理等实时信号处理领域。就ADI公司而言,继16-bit定点ADSP21xx和32-bit浮点ADSP21xxx系列之后,日前又推出了TigerSHARC系列的新型器件。本文介绍使用该系列中的ADSP-TS201S芯片实现一个图像采集处理系统的设计方案。 系统总体方案           该系统可以完成图像的采集、处理和显示,从而实现目标识别与跟踪的智能信号处理。该系统是对摄像机数字,模拟两路视频数据进行采集
[嵌入式]
Altera与TI合作终结硕果,交付低成本PCI Express
德州仪器和Altera公司宣布提供低成本PCI-SIG兼容解决方案。这一功能强大、易于使用的方案包括TI的XIO1100 PCI Express x1物理层(PHY)芯片、Altera的低成本Cyclone II FPGA和PCI Express x1 MegaCore知识产权(IP)功能,适用于视频卡、数据采集、测试和网络设备以及各种嵌入式应用,降低了PCI Express系统的成本,缩短了开发时间。 TI数字接口业务部总经理Dusty Russell说:“通过与Altera加强合作,我们成功的达到了PCI-SIG兼容标准,在系统、器件和电路板级为客户提供全面的解决方案。Altera的Cyclone II FPGA和PCI E
[焦点新闻]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved