基于DSP的USB接口设计方案

发布者:陈熙琼最新更新时间:2016-10-11 来源: ofweek关键字:DSP  USB接口 手机看文章 扫描二维码
随时随地手机看文章
  本文介绍了一种基于DSP的USB 接口设计方案,分别从接口的硬件设计、接口操作原理、软件设计流程以及中断服务程序设计要点等方面进行阐述,并利用Cypress 公司提供的USB2.0 接口芯片CY7C68001 实现了USB2.0 从机接口设计,通过硬件平台的搭建和软件程序设计,实现了PC 机与DSP 之间高速双向地传输数据。

  1 引言

  近年来,随着数字信号技术的发展,需要处理的数据量越来越大,处理的速度也越来越快,因此具有高速性能DSP 芯片的应用得到了广泛重视。而通过DSP 处理的数据往往要传输给PC 机进行存储和再处理,那么就必须解决DSP 与 PC 机之间的高速通信问题。本设计方案以德州仪器(TI)的C5000 系列DSP 芯片TMS320VC5416为微处理器,利用Cypress公司提供的USB2.0接口芯片CY7C68001 实现了USB2.0 从机接口设计,从而使PC机与DSP 通过USB2.0 接口实现高速双向地传输数据。

  2 TMS320VC5416 与CY7C68001 EZUSBSX2硬件接口设计

  系统方案采用PC机作为上位机,负责USB总线上检测到设备接入并进行枚举、识别的过程,并且可以通过在PC机上运行应用程序来控制数据的传输。USB芯片作为USB设备端,连接DSP与上位机的数据交换。DSP用于实现USB协议,通过DSP编程实现DSP数据通过USB接口与PC机通信,且USB芯片的描述符写入及各种命令状态的处理均通过DSP编程实现。

  TMS320VC5416 是TI 的一款16bit 定点高性能DSP,由于VC5416的功耗低、性能高,其分开的指令和数据空间使该芯片具有高度的并行操作能力,在单周期内允许指令和数据同时存取,再加上高度优化的指令集,使得该芯片具有很高的运算速度,同时该芯片本身具有丰富的片内存储器资源以及多种片上外设,因此在工程界得到了广泛的应用。

  Cypress 公司的CY7C68001 EZ-USB SX2 是一款高性能、使用方便的USB2.0 接口芯片,满足USB2.0 协议,可工作在高速(480Mbps)或全速(12Mbps)模式下,提供一个控制端点用于处理USB设备的请求以及四个可配置端点用于传输控制和数据信号,这四个端点共享一个4KB的FIFO空间,具备标准的8位或16位外部主机接口,可无缝连接多种标准微处理器,比方说DSP、ASIC和FPGA等,并可根据需求设置为同步或异步接口,片内集成锁相环(PLL),该芯片广泛应用于DSL调制解调器、MP3、读卡器、数码照机、扫描仪、打印机等设备。

  系统的硬件接口设计如图1、图2所示,两者通过数据、地址总线以及读、写信号线等进行通信,CY7C68001的片选信号连接至TMS320VC5416 的I/O空间片选信号上,CY7C68001 的FIFO扩展在VC5416 的I/O 空间上。

  电源部分采用一片1117 将5V 转为3.3V供给CY7C68001EZ-USB SX2,模拟地与数字地之间采用磁珠连接,复位部分采用RC电路设计,且芯片资料上介绍有典型值100KΩ和0.1μF。
 

  3 接口操作原理

  CY7C68001 有两个外部接口:

  (1) 命令接口:用来访问CY7C68001 寄存器、Endpoint 0缓冲器,以及描述表。

  (2) FIFO数据接口:用来访问4个1K字节的FIFO中的数据。

  这两个外部接口均可以通过同步或异步的方式进行访问。

  本设计采用异步的方式进行访问。根据图3 的地址分配,利用TMS320VC5416 的三根高位地址线(A11、A12、A13)连接CY7C68001 的FIFOAD0/1/2,用以选择FIFO2、FIFO4、FIFO6、FIFO8以及命令接口,其地址表如图3所示。CY7C68001的地址线FIFOADR[2:0]为100B 时,选中CY7C68001 的命令口(Command)。通过CY7C68001的命令口,可以访问37个寄存器、Endpoint 0缓冲器(64个字节FIFO)和描述表(500个字节FIFO)等,对这些寄存器进行读写方式采用二次寻址方式,即首先通过命令口将要寻址的寄存器的子地址和操作类型(读或写)写入,然后再通过命令口将数据读出或写入相应的寄存器。

  写入命令口的内容称为命令字,命令字包含要寻址的寄存器的子地址,或要写入寄存器的数据的高4位或低4位。读命令口必须要跟在给命令口写读命令字之后,读出的为相应寄存器的8位数据。所以,寄存器的写操作由3 个步骤组成:

  4 USB 接口的软件设计

  USB接口的软件设计由两部分组成:一是在PC机Windows中运行USB 2.0 Utility 工具,是一个Windows 图形用户界面软件,提供CY7C68001 与Windows 操作系统的接口程序,使得CY7C68001的开发变得简单。二是在在DSP中运行嵌入式应用程序代码,提供硬件的驱动,用来管理CY7C68001进行不同方式的数据处理,从而实现USB2.0 传输协议。

  4.1 USB 接口的软件设计流程

  USB接口的软件设计,DSP端代码大致包括DSP芯片初始化(vc5416_init 函数)、USB芯片初始化(sx2_init 函数)、USB芯片配置程序( s x 2 _ s e t u p 函数) 以及USB 芯片数据读写程序(sx2_processdata 函数),程序流程如图4 所示。

  DSP芯片初始化(vc5416_init函数)主要负责设置VC5416的工作频率,配置SWCR以及SWWSR寄存器,另外本应用系统采用一个GPIO引脚作为68001的复位信号,所以还需要对其进行相关设置。

  USB芯片初始化(sx2_init函数)主要负责清除Buffer缓冲区以及使能VC5416 的外部中断INT1,待初始化结束后发出READY中断,此时DSP将描述符写入68001,进行枚举过程,待枚举通过后发出ENUMOK中断,枚举方式可以采用外部EEPROM通过I2C总线上电后从外部导入描述符,也可采用通过运行DSP程序从DSP导入到68001,本应用系统采用第二种枚举方式。

  USB芯片配置程序(sx2_setup函数)是在命令通道(0节点)收到无法自动处理的上位机请求,68001向VC5416发出SETUP中断后执行的程序,此时VC5416 通过对SETUP寄存器连续执行八次读操作流程即可得到8字节请求,系统可以响应该请求或STALL该请求。

  USB 芯片数据读写程序(sx2_processdata 函数)即PC 机与USB从设备端遵照USB传输协议进行数据通信。

  CY7C68001的地址FIFOAD[2:0]为100时,选中CY7C68001的命令接口。对于命令接口的读写要分两步进行,即在READY有效时,先通过命令接口写入要寻址寄存器的子地址和操作类型(读或写),之后,在READY再次有效时分两次读写命令接口,即可读写一个字节的数据。

  4.2 中断服务程序设计要点

  DSP使用一个外部中断引脚(INT1)与CY7C68001的INT脚相连,USB总线上产生一系列的活动,均会触发相应的中断,一旦中断产生,DSP 会从CY7C68001 的Command 口中读取相应的值,来判断产生的是何种中断。

  CY7C68001 EZ-USB SX2 包括六个中断源:SETUP(收到来自于USB 上位机(PC)发送过来的Set-up 包时产生的中断)、EP0BUF(端点0 缓存可用时产生的中断)、FLAGS(OUT 端点FIFO的状态从空变为非空时产生的中断)、ENUMOK(SX2枚举完成后产生的中断)、BUSACTIVITY(SX2检测到总线活动时产生的中断)以及READY(SX2上电并且复位完毕后产生的中断),每一个中断源都可以通过置位或清除INTENABLE寄存器中相应位来使能或禁止。

  CY7C68001芯片采用中断缓冲机制,每次只会有一个中断源,其他中断源只有在上一个中断被读走后才会发出新的中断请求。

  因此,当一个中断产生时,INT引脚为低电平状态,同时中断状态位会置入命令接口,在进入中断程序后应先对中断源进行判断,首先判断是否是读寄存器所产生的中断,如果是则将数据准备好标志位置1然后返回,否则外部PC通过选通SLRD/SLOE信号从命令接口中读取中断状态位来判断产生的是何种中断,然后根据中断源进行相应操作,DSP读取中断状态位后自动清除中断标志位。

  5 结束语

  基于上述方法实现的USB接口电路,为DSP构筑与PC机之间的高速双向传输通路。通过硬件平台的搭建和软件程序的实现,验证了该接口电路可以满足高速信号处理的数据传输要求,并具有速度快和可靠性高等优点,相信随着嵌入式技术的发展以及基于USB2.0 协议的芯片的普遍应用,基于USB的接口技术将得到更加广泛的应用。

关键字:DSP  USB接口 引用地址:基于DSP的USB接口设计方案

上一篇:USB技术在可穿戴计算机中的具体应用
下一篇:详解如何防护手机USB口的电源

推荐阅读最新更新时间:2024-05-03 00:44

DSP与以太网卡的接口技术研究
    摘要: 通过分析NE2000网卡与微机ISA总线的接口电路,用DSP芯片TMS320F206结合外围电路模拟ISA时序,实现了DSP与NE2000网卡的软、硬件接口,从而使ISA总线开型网卡脱离了PC机环境的制约。     关键词: 网卡  ISA总线  DSP 以太网是当今最受欢迎的局域网之一,它包括了OSI七层模型的物理层和数据链路层的全部内容 。在以太网中,网卡用于实现802.3规程,其代表是NOVELL公司的NE2000和3COM公司的3C503、3C508、3C509等网卡。对网卡直接编程就可以实现局域网内任意站点之间的通信而完全抛开了网络操作系统,这就启发我们能否在脱离PC环境的条件下实现
[嵌入式]
基于CAN总线与RS485的DSP通信接口设计
1.概述 现场总线是一种开放式、数字化、多点通信的控制系统局域网络,是当今自动化领域中最具有应用前景的技术之一 ,CAN总线是现场总线中的应用热点。由于CAN总线具有通信速率高、开放性好、报文短、纠错能力强以及控制简单、扩展能力强、系统成本低等特点,越来越 受到人们的关注。 TI公司的TMS320LF2407型DSP微控制器以其处理能力强,外设功能模块集成度高及存储器容量大等特点广泛应用于数字化控制与通信领域。CAN 总线控制器与TMS320LF2407微控制器连接,可以实现CAN总线的通信。TMS320LF2407微控制器内嵌的异步串行口(SCI)支持CPU 与其它使用标准格式的异步外设之间的数字通讯,通过RS-485接
[嵌入式]
芯科MCU开发套件加速DSP智能传感器系统设计
Silicon Labs近日宣布推出针对EFM32 Gecko单片机(MCU)系列产品的开发套件和应用软件示例,它是由最近被Silicon Labs收购的Energy Micro公司开发。Wonder Gecko MCU系列产品基于ARM Cortex-M4处理器内核,它提供了完整的DSP指令集并且包括硬件浮点单元(FPU),以获得更快的运算性能。该开发套件和软件示例旨在帮助嵌入式工程师利用高性能CPU和超低待机模式实现32位数字信号控制。 Silicon Labs单片机业务高级副总裁兼总经理Geir F?rre表示:“我们专注于能源效率,Wonder Gecko开发套件使嵌入式设计人员能够达到最节能的基于ARM Cortex
[单片机]
DSP双模手机的小灵通网络优化分析
本文中,我们主要讨论小灵通网络(PHS,P网)的优化和双模手机对小灵通网络的影响。无线网络优化包括终端、基站和核心网的优化,GSM(G网)和3G(C网,包括2G的IS-95)都有较完善的网络优化方案。   当前,国内存在GSM、PHS、CDMA等多网并存,为了充分利用这些网络资源,多模手机应运而生。建立在零中频(Direct Conversion)的射频(RF)技术和 DSP 数字基带处理器基础上的多模手机,提供了实现高性价比的强大能力,减少了因单个网络超负荷运转而导致的无线通讯的失败几率。而且小灵通双模手机利用DSP技术,可以花费较少的代价完成对小灵通网络的协同优化,提高小灵通的瞬时负载容量和服务质量。小灵通的网络优化
[嵌入式]
基于DSP56F805的便携式多功能超声波检测系统
摘 要:本文介绍了一种基于DSP56F805的A型脉冲反射式超声波检测系统的设计原理和方法。着重介绍了利用DSP56F805、超声波换能器及外围电路来实现超声波测距和超声波探伤功能,讨论并实践了该系统的硬件及软件结构。 关键词:超声探伤;超声测距;DSP;便携式检测仪 引言 无损检测在工程领域应用越来越广,超声波检测是无损检测的主要方法之一,主要应用在测距、探伤、测厚等领域。超声波具有方向性集中、振幅小、加速度大等特点,可产生较大能量,并且在不同的媒质介面,超声波的大部分能量会反射。利用该特性,可以实现超声测距和超声探伤。超声波检测具有灵敏度高、穿透力强、检验速度快、方便、对人体无损害和易于做到实时控制等优点。
[应用]
借助音频DSP平台 超低功耗非触摸手势控制有谱
  为消费电子产品设计与开发混合信号半导体器件与音频解决方案的全球性领先供应商欧胜微电子有限公司(Wolfson Microelectronics plc),与一家为消费电子设备提供超声非触摸手势识别的领先供应商Elliptic Labs日前联合宣布:双方已就在欧胜领先于业界的音频数字信号处理器(ADSP)平台上利用Elliptic Labs的超声手势控制解决方案建立了合作伙伴关系。这项技术合作为诸如智能手机、平板电脑以及汽车信息娱乐设备等消费电子产品实现了“永远工作”的、基于超声波的低功耗非触摸手势控制。   在利用声波解析手部动作的领域内,Elliptic Labs的解决方案是目前唯一被集成到便携式设备中的、可提供3D手势控制
[嵌入式]
借助音频<font color='red'>DSP</font>平台 超低功耗非触摸手势控制有谱
合众达电子推出增强型XDS560USB仿真器
合众达电子日前正式对外发布了增强型 XDS560USB 仿真器 ---SEED-XDS560PLUS ,这是合众达自 1993 年推出第一台国产 TMS 320C 3X 硬件仿真器以来推出的第七代仿真器,这将是 DSP 调试工具发展的一个重要里程碑。 仿真器的更新换代是市场赋予合众达电子的使命,为了顺应 TI DSP 新技术发展以及市场对仿真器成本的考虑,我们在 TI XDS560 技术基础上采用了更高性价比 CPU 来实现 DSP 的开发。为了降低 DSP 开发门槛,更好普及与推广 DSP 技术,我们在 XDS560PLUS 新品发布的同时,全国实行 9800 元买一送一让利大活动! 与
[嵌入式]
合众达电子推出增强型XDS560USB仿真器
CEVA 和FLEX LOGIX宣布成功推出首款具有嵌入式 FPGA 的 DSP 芯片
CEVA 和FLEX LOGIX宣布成功推出首款具有嵌入式 FPGA 的 DSP 芯片以支持灵活/可更改的指令集架构 Flex Logix® EFLX嵌入式 FPGA 为 CEVA-X2 DSP 指令扩展实现可重构计算功能,以支持要求严苛且不断变化的工作负载 可重构计算解决方案、架构和软件的领先供应商Flex Logix Technologies, Inc.与全球领先的无线连接和智能传感技术及集成IP解决方案的授权许可厂商CEVA, Inc.(纳斯达克股票代码:CEVA)宣布成功推出世界上第一个集成CEVA-X2 DSP指令扩展接口的 Flex Logix EFLX® 嵌入式FPGA (eFPGA)芯片
[嵌入式]
CEVA 和FLEX LOGIX宣布成功推出首款具有嵌入式 FPGA 的 <font color='red'>DSP</font> 芯片
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved