希捷宣布发布两款RISC-V内核

发布者:EEWorld资讯最新更新时间:2020-12-09 来源: EEWORLD关键字:RISC-V 手机看文章 扫描二维码
随时随地手机看文章

希捷表示,经过几年努力,它已经设计出两款定制的RISC-V处理器内核,以实现包括计算存储在内的一系列功能。


希捷表示,其中一个CPU专注于高性能,而另一个则针对面积进行了优化,即:虽然功能更小但体积更小,因此在管芯上占用面积更少。据说这两个内核都包含RISC-V的安全功能,并且与驱动器无关,这意味着它们可以应用在SSD或硬盘上。


希捷公司通常在其芯片中使用Arm架构,并表示去年在其存储产品中出货了约10亿个CPU内核,这一发展可能预示着RISC-V处理器出货量将激增。同时,西部数据和其他公司也在将RISC-V内核用于硬盘和SSD控制器


核心开发


希捷似乎在考虑其RISC-V内核的额外用途。例如,高性能RISC-V内核已被制造为实际的芯片,并实际应用于硬盘驱动器中的控制器中,并且定制的RISC-V CPU性能优于实时HDD控制内核,并且它“通过实施高级伺服(运动控制)算法为磁头更好定位铺平了道路”。


同时,面积优化的核心处理器虽然尚未制造,但已经进行了设计,其目标是“辅助,支持或后台工作负载”,并执行“安全敏感的边缘计算”。对我们来说,这听起来像是为系统提供信任根的安全协处理器。由Google领导的OpenTitan项目表示,它正在与Seagate合作开发一种开源的芯片级信任根RISC-V芯片。


希捷还谈到了其核心的计算能力,并表示CPU“将处理加速数据中心和边缘的实时分析,这种分析对于需要大量数据的科学界工作至关重要。”换句话说,这些控制器不仅仅用于稳定驱动电机或执行Flash损耗均衡。他们将被要求处理额外的处理任务。


希捷CTO John Morris在今年的虚拟RISC-V峰会主题演讲之前表示,RISC-V“为实现特定应用的计算能力创造了机会,以实现大规模并行计算存储解决方案。我们相信这些架构支持许多重要的用例,包括科学模拟(例如,天气预报)以及机器学习等。”


美国洛斯阿拉莫斯国家实验室的高级研究科学家Brad Settlemyer在一份声明中表示,“使用计算存储在数据附近进行处理,显着改变了我们分析数据和进行科学发现的方式。”


“通过将计算与存储紧密集成,我们可以创建持久的数据转换,从而将数据分析速度提高1000倍。这极大地减轻了我们主要的计算层的、负担。通过与供应商合作并积极参与重要的行业项目(如计算存储),我们将继续为满足任务需求而提高效率。”Brad Settlemyer表示。


RISC-V是一种开源、免版税的指令集体系结构,得到了Google,阿里巴巴,华为,IBM,Western Digital,SiFive,Microchip等的支持。如果不希望从头开始设计全部内容,则可以从各家公司获得免费的开源或付费封闭式构建块。这与竞争对手Arm形成鲜明对比,后者主要为芯片提供授权费用,版税等,尽管提供部分架构授权,但对内核的定制要严格得多。


希捷ASIC开发负责人Cecil Macgregor表示,“公司现在已经扩展了向产品组合添加定制RISC-V内核的功能,这对未来产品至关重要。”


计算存储竞争


通过进入计算存储,希捷与Eideticom,NGD,Nyriad,三星和ScaleFlux竞争。这些供应商生产的SSD存储驱动器带有添加的处理器(通常基于Arm),以执行重复的低级存储操作,例如压缩,重复数据删除,加密和视频转码。目的是从主机服务器的CPU内核上卸载工作,以便它们可以执行更多的应用程序处理,并加快存储操作。

关键字:RISC-V 引用地址:希捷宣布发布两款RISC-V内核

上一篇:晶豪科:逻辑IC大热,将带动DRAM和NOR Flash价格调涨
下一篇:贵的不一定合适,低功耗DRAM更能满足边缘AI需求

推荐阅读最新更新时间:2024-11-13 10:59

SiFive与UltraSoC结盟通过DesignShare产业生态加速RISC-V开发
电子网消息,首家客制化、开源嵌入式半导体产品无晶圆厂模式提供商SiFive日前宣布:UltraSoC将为基于RISC-V开源处理器规范的SiFive Freedom平台提供调试与追踪技术,此举将是DesignShare计划的一部分。UltraSoC的嵌入式分析半导体知识产权(IP)将通过最近发布的SiFive DesignShare生态系统对外提供,该生态系统为任何公司、发明人和创客都提供了驾驭客制化芯片动力的能力。UltraSoC的调试与追踪功能将支持Freedom平台的用户去广泛对接其设计中所用到的各种工具与接口。 DesignShare概念支撑了一整套应用,诸如SiFive、UltraSoC这样的公司及其他生态系统伙伴已
[半导体设计/制造]
利用GreenWaves的RISC-V打造纳米无人机大脑
日前,某研究团队发表了一篇论文,展示了一种并行超低功耗(PULP)处理器和卷积神经网络(CNN),可以赋予现成的Crazyflie 2.1纳米无人机实现 顶级自主导航能力 ——尽管体积和重量都很小。 “人工智能驱动的袖珍型空气机器人有可能彻底改变物联网生态系统,充当自主、不显眼和无处不在的智能传感器。 该团队在论文摘要中声称。 凭借几平方厘米的外形尺寸,纳米大小的无人驾驶飞行器(UAV)是室内人机交互任务的天然适配,我们在工作中解决的姿态估计问题也是天然适配。 然而,由于纳米UAV有限的有效载荷和计算能力,使机载大脑只能使用100mW以下的微控制器。我们的处理器在新型并行超低功耗(PULP)架构范式和深度神经网络(DNN
[物联网]
利用GreenWaves的<font color='red'>RISC-V</font>打造纳米无人机大脑
聚焦RISC-V,关注发展最新动向
中国近年来积极发展半导体产业,其中又以RISC-V近年来成长动能强劲,布局RISC-V架构已久的32/64位嵌入式CPU核心供货商晶心科技(Andes Technology),将于3月19、21日分别在上海及深圳举办「RISC-V CON」,除了介绍晶心AndeStar™ V5高效能处理器核心25系列的新产品及最新小面积的22系列,还邀请到RISC-V基金会中国顾问委员会主席方之熙博士及中国开放指令生态(RISC-V)联盟秘书长暨中科院计算所研究员包云岗博士,分享中国RISC-V的最新发展动向。 精简、可模块化、可扩充的RISC-V正以惊人的速度袭卷全球。目前RISC-V基金会成员已超过200, 包含国际知名的系统公司、半导体
[物联网]
聚焦<font color='red'>RISC-V</font>,关注发展最新动向
SiFive携全新产品和商业模式让RISC-V触手可及
中国,上海 – 2017年5月8日 – 由免费开源RISC-V指令集架构发明者创建的企业SiFive于今日在上海参加RISC-V基金会主办,NVIDIA和上海交通大学联合承办的第六届RISC-V技术研讨会,首次在中国与到会的200余名国内外顶尖学者和企业共同分享RISC-V指令集和其相关前景应用。作为首家基于免费开源RISC-V指令集架构的定制半导体公司,SiFive还在研讨会上分享了公司的最新进展 – SiFive即将推出目前访问RISC-V内核最快捷也最简单的方式 – Coreplex IP产品。随着RISC-V生态系统的快速发展,SiFive Coreplex IP设计已成为RISC-V内核的实际领导者,拥有比任何其他RIS
[半导体设计/制造]
兆易创新联手IAR Systems发布全新RISC-V解决方案
日前,IAR Systems®,面向未来的嵌入式开发软件工具与服务供应商,宣布与兆易创新,业界领先的Flash和MCU供应商达成合作伙伴关系,并为兆易创新基于RISC-V内核的MCU产品提供性能强大的开发工具。 IAR Systems推出的C/C ++编译器和调试器工具链IAR Embedded Workbench®,具备了领先的代码性能(包括容量和速度),以及完全集成的调试器(包括模拟器和硬件调试支持)等广泛调试功能。自1983年以来,IAR Systems的解决方案为超过一百万套嵌入式应用提供了开发质量、可靠性和效率的保障。IAR Systems久负盛名的支持和服务体系也提
[嵌入式]
兆易创新联手IAR Systems发布全新<font color='red'>RISC-V</font>解决方案
CHIPS Alliance宣布将RISC-V SweRV内核引入开源社区
芯片联盟(CHIPS Alliance)宣布对RISC-V SweRV Core EH2和SweRV Core EL2进行加强,后者是由Western Digital为开源社区开发的内核。 自今年早些时候引入该内核以来,CHIPS Alliance一直与其社区合作,通过透明和严格的过程来验证内核,并纳入各种新的更新。 SweRV核心EH2是世界上第一款双线程商用嵌入式RISC-V核心,专为支持数据密集型edge、AI和IoT应用的嵌入式设备而设计。 SweRV核心EL2是一个超小型,超低功耗RISC-V核心优化应用,如状态机定序器和波形发生器。 新更新的内核现在可以免费提供给每个人,CHIPS Alliance将于
[嵌入式]
Codasip 700系列正式问世,赋能定制计算!
如今,利用新的方法来创造差异化的产品是当今技术创新者们所追求的目标。当半导体扩展规律已经显示出极限时,我们该如何满足对更高计算性能的需求?办法只有一个:为特定需求定制计算。具体来说满足定制计算需要具备架构优化、应用剖析、硬件/软件协同优化,以及建立在强大设计基础上的领域专用加速等要素。这些要素加上尽可能简洁的设计流程以提高效率,并缩短上市时间,同时可以让客户掌握自主权并保持灵活性。 用于定制计算的下一代 RISC-V处理器 - Codasip全新700系列 Codasip的全新700系列是一个可配置且可定制的RISC-V基准处理器系列,可实现无限创新。700系列是对Codasip广受欢迎的嵌入式内核的补充,它提供了一个
[半导体设计/制造]
Codasip 700系列正式问世,赋能定制计算!
Codasip推出Bk7 64位 RISC-V内核
Codasip宣布Bk7正式发布。据该公司称,Bk7是迄今为止RISC-V处理器IP的Codasip系列中最先进,其构建考虑了特定领域及定制的优化。 Bk7非常适合大多数现代应用,从安全到实时AI处理,尤其是在需要嵌入式Linux的地方。 Codasip Bk7是一个64位处理器内核,具有一个顺序7级流水线,完全符合RV64IMAFDC指令集体系结构(ISA)。与所有Codasip Bk核心一样,开放的RISC-V标准可以随意配置和扩展核心,以满足客户特定领域的需求。 基于RISC-V的处理器可以进行定制,但这种可定制性对芯片制造商在上市时间方面提出了挑战。用于设计Bk7的CodasipStudio工具集通过自动化所有
[半导体设计/制造]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved