明年就要进入3nm节点 ，7nm、5nm工艺真的已成为小儿科？

台积电在芯片制程上不断向前发展，7nm、5nm工艺对台积电而言，已经成为小儿科，4nm芯片的产能也在不断提升中。根据台积电方面发布的消息可知，3nm芯片将会如期量产，预计上市时间为今年第四季度。2nm芯片上，台积电也是顺风顺水，将会在3月份正式对外公布全新的Nanosheet / Nanowire 的晶体管架构，并采用新的材料。即便是在1nm芯片上，台积电也在快速前进，有消息称，台积电在1nm芯片上已经取得了突破。为此，台积电已经明确表示，其在中科园区内建设2nm芯片工厂，占地超100公顷，总投资约在2300亿元，另外，1nm芯片工厂也将落户在中科园区内。

台积电1nm芯片，这次轮到看我们了，都知道，台积电已经明确表示，其在2nm芯片将会采用全新的Nanosheet / Nanowire 的晶体管架构并采用新的材料。而1nm芯片是比2nm芯片更先进的工艺，在2nm芯片上可以采用二维材料，但在1nm芯片就不太可行了。因为台积电与麻省理工学院一直都在研1nm芯片，并且已经取得了突破，但在芯片材料上，将会用到铋电极的物质。根据麻省理工发布的消息可知，二维材料做芯片可以提升性能，但二维材料存在的高电阻、低电流问题，成为学界的一大难点。

在先进半导体工艺中，目前全球主要是台积电、三星及Intel，量产工艺已经到7nm、5nm及4nm节点，明年就要进入3nm节点了，而原先掌握了先进半导体工艺的日本不甘心，计划联合美国，在2025年量产2nm芯片。

前不久美国政府高官访问日本时谈论了双方在半导体上的合作，其中就有2nm工艺的研发，现在据日本媒体报道，日本也制定了具体计划，计划在2025年量产2nm芯片。

不过这个2nm的量产计划并没有更详细的信息，哪家公司负责建厂、量产2nm芯片还是个迷，三星、台积电及Intel都没有提到过在日本量产2nm工艺的计划。

当然，日本联合美国研发2nm工艺的目标本身也是减少对台积电的依赖，所以台积电的可能性也可以排除。

对于美日合作2nm一事，台积电CEO之前也做过回应，表示并不担心。

台积电称，半导体产业的特性是不管花多少钱、用多少人，都无法模仿的，要经年累月去累积，台积电20年前技术距最先进的技术约2世代，花了20年才超越，这是坚持自主研发的结果。

台积电不会掉以轻心，研发支出会持续增加，台积电3nm制程将会是相当领先，2nm正在发展中，寻找解决方案。

1nm芯片要来了

12月29日快科技消息，有业内人士预计，台中建厂的计划为未来的1nm工艺预留了可能。

如果一切顺利的话，台积电将会在台中建设1nm晶圆厂。

由此可见，台积电将眼光放在了2nm之后更高精度的芯片制造工艺上，在台中的建厂耗资最多达到2300亿人民币。

按照2021年年初该公司宣布的计划，三年内台积电将支出1000亿美元用于半导体产能扩张。

虽然台积电需要为缓解全球芯片市场供应紧张状况而扩充成熟工艺产能，但该公司仍然会将先进工艺的发展视为重点。

台积电加速发展先进工艺

在芯片如此紧张的情况下，国际芯片代工大厂台积电就为了缓解芯片供需问题决定扩大生产规模。作为全球最大的芯片代工厂，台积电可以说是各地争相合作的香饽饽，如老美为了重振当地的半导体产业，就曾邀请台积电赴美建厂。

为了吸引半导体厂商赴美建厂的积极性，老美还推出了520亿美元的补贴法案，用于减轻这些厂商的成本压力。在老美的花言巧语下，台积电终是被绕进去了，决定在美地区的亚利桑那州凤凰城建立一座月产能20000片晶圆的5nm制程先进迷你厂。

预计总投资金额将高达8000亿至1万亿新台币(约1840-2300亿元)，占地近100万平方米。

据联合新闻网报道，位于中部科学园区(中科)的新工厂将占用周边的一个高尔夫球场以及部分公有土地。

这也是继竹科宝山之后，台积电规划的第二个2nm晶圆厂。

业界指出，相较于后续用地问题仍待解决的台积电竹科宝山2nm工厂，台中高尔夫球场土地所有权单纯，一旦与兴农集团完成协商，很有可能超过竹科宝山建厂进度。

根据台积电初步规划，工厂预计在明年获得用地许可并展开环境影响评估，最快于2023年动工，预计可创造约8000个就业机会。

这两年由于对芯片需求的剧增，台积电产能扩充与开发较往年可说是「五倍速」前进。为了确保产能的提升，相关的支出也大举拉高，尤其是在先进制程方面。

目前台积电在中科的制程涵盖28nm及7nm，由于2nm及1nm制程的设备可以共用，未来将由1.8nm、1.4nm，逐步向1nm推进。

业界推测，台积电2nm最快可以在2024年试产，于2025年实现量产，之后再进入1nm，以及后续的「埃米」制程。

在工艺下降到5nm之前，FinFET(鳍式场效应晶体管)一直是很好的。

当达到原子水平 (3nm是25个硅原子排成一行) 时 ，FinFET开始出现漏电现象，可能不再适用于更进一步的工艺水平。

在2nm工艺上，台积电并没有直接使用三星规划在3nm工艺上使用的GAAFET (环绕栅极场效应晶体管)，也就是纳米线(nanowire)，而是将其拓展成为MBCFET(多桥通道场效应晶体管)，也就是纳米片(nanosheet)。

GAAFET是一个周围都是门的场效应管。根据不同的设计，全面栅极场效应管可以有两个或四个有效栅极。

通过在栅极上施加电压，你可以控制源极和漏极之间的电流，将其从0切换到1，并创建一个处理器的二进制逻辑。

从GAAFET到MBCFET，从nm线到nm片，可以视为从二维到三维的跃进，能够大大改进电路控制，降低漏电率。

2nm采用以环绕闸极(GAA)制程为基础的MBCFET架构，可以解决FinFET因制程微缩产生电流控制漏电的物理极限问题。

今年5月，麻省理工学院(MIT)的孔静教授领导的国际联合攻关团队探索了一个新的方向：使用原子级薄材料铋(Bi)代替硅，有效地将这些2D材料连接到其他芯片元件上。

这项研究「Ultralow contact resistance between semimetal and monolayer semiconductors」已发表在Nature期刊上。

自2019年起，MIT、台大和台积电就展开了漫长的跨国合作。

MIT团队最先发现，在「二维材料」上搭配「半金属铋(Bi)」的电极，能大幅降低电阻并提高传输电流。

之后，台积电技术研究部门则将「铋(Bi)沉积制程」进行优化。

最后，台大团队运用「氦离子束微影系统」将元件通道成功缩小至nm尺寸，终于获得突破性的研究成果。

这种材料被作为二维材料的接触电极，可以大幅度降低电阻并且提升电流，从而使其能效和硅一样，实现未来半导体1nm工艺的新制程。

未来，「原子级」薄材料是硅基晶体管的一种有前途的替代品。

今天，据日经亚洲报道，日本将和美国合作，最早于2025年在日本启动2nm制程国内制造基地。日经亚洲称，2nm制程的芯片可以用于量子计算机、数据中心和智能手机等产品，甚至可以决定军事装备的性能，与国家安全直接相关。

尽管日本和美国计划合作攻关2nm芯片，但具备量产5nm以及下制程实力，且明确提出了2nm路线图的晶圆代工厂仅有中国台湾晶圆代工龙头台积电和韩国芯片巨头三星电子。这两家芯片制造巨头的2nm制程研究均已进入开发阶段，并提出了明确的量产时间。

台积电预计将在2024年年底和2025年进行2nm制程的风险试产，量产则可能会到2025年下半年或年底。三星电子则同样计划在2025年实现2nm的量产。

最近，台积电和三星电子更是在2nm制程方面动作频频。上周五，据台媒报道，台积电2nm建厂计划相关环保评审文件已送审，争取明年上半年通过，一期项目预计2024年底前投产，投资金额高达1万亿新台币(约合2268亿人民币)。而三星电子的实际负责人李在镕也访问荷兰光刻机龙头ASML，据悉目标为下一代EUV光刻机，以在2nm等先进制程上取得优势。

本文将从资本支出、技术、客户争夺和制程节点等方面，呈现台积电和三星电子的全方位竞争，解析这场2nm芯片战争。

一、2021年竞争白热化，台积电、三星砸钱跑赢行业

当前，全球具备5nm及以下制程芯片制造实力的晶圆代工厂只有台积电和三星电子两家。两家正展开一场以百亿美元为单位、以纳米乃至原子厚度为目标的先进制程竞赛。

这种竞赛中，台积电和三星电子都投入了大量的资金，以在技术研发和产能扩充上占得先机。

2021年，台积电资本支出达300亿美元，今年台积电则预计资本支出将达到400-440亿美元(约合2687亿-2956亿人民币)。在2022年的投资中，台积电预计70%都将用于先进制程，10-20%用于特色工艺，10%用于先进封装。