1 引言
数字信息在有噪信道中传输时,会受到噪声干扰的影响,误码总是不可避免的。为了在已知信噪比的情况下达到一定的误码率指标,在合理设计基带信号,选择调制、解调方式,并采用频域均衡或时域均衡措施的基础上,还应采用差错控制编码等信道编码技术,使误码率进一步降低。卷积码和分组码是差错控制编码的2种主要形式,在编码器复杂度相同的情况下,卷积码的性能优于分组码,因此卷积码几乎被应用在所有无线通信的标准之中,如GSM ,IS95和CDMA2000的标准中。
目前,VHDL语言已成为EDA领域首选的硬件设计语言,越来越多的数字系统设计使用 VHDL语言来完成。原因是通过VHDL描述的硬件系统“软核”便于存档,程序模块的移植和AS C设计源程序的交付更为方便。因此,他在IP核的应用等方面担任着不可或缺的角色。在某扩频通信系统中,我们使用VHDL语言设计了(2,1,6)卷积码编解码器,并经过了在FPGA芯片上的验证实验。
2 卷积编码器
卷积码通常记作(n0,k0,m),其编码效率为k0/n0,m称为约束长度。(n0 ,k0,m)卷积码可用k0个输入、n0个输出、输入存储为m的线性有限状态移位寄存器及模2加法计数器电路来实现,卷积码的编码方法有3种运算方式:离散卷积法;生成矩阵法;多项式乘积法。此外,卷积码的编码过程还可以用状态图、码树图和网格图来描述。本文设计的编码器考虑到硬件电路的实现,选择了多项式乘积法。 本系统所选卷积编码器如图1所示,该卷积编码器为(2,1,6)自正交卷积编码器。
3 大数逻辑解码器
卷积码的解码可分为代数解码与概率解码2类。大数逻辑解码器是代数解码最主要的解码方法,他既可用于纠正随机错误,又可用于纠正突发错误,但要求卷积码是自正交码或可正交码。 本文所选(2,1,6)系统自正交卷积码的大数逻辑解码器如图2所示。
图2中,I端输入信息码元,P端输入校验码元。解码器把接收到的R(D)中的每一段信息元送入编码器中求出本地检验元,与其后面收到的检验元模2加。若两者一致,则求出的伴随式分量si为0,否则为1。把加得的值送入伴随式寄存器中寄存。当接收完7个码段后开始对第 0码段纠错,若此时大数逻辑门的输出为1,则说明第0码 段的信息元有错。这时正好第0子组的信息元移至解码器的输出端,从而纠正他们。同时,纠错信号也反馈至伴随式 寄存器修正伴随式,以消去此错误对伴随式的影响。如果大数判决门没有输出,则说明第0子组的信息元没有错误,这时从编码器中直接把信息元输出 。
4卷积码编解码器的VHDL设计
4.1VHDL设计的优点与设计方法
与传统的自底向上的设计方法不同,VHDL设计是从系统的总体要求出发,采用自顶向下( toptodown)的设计方法。其程序结构特点是将一项工程 设计(或称设计实体),分成外部(即端口)和内部(即功能、算法)。在对一个设计实体定义了外部端口后,一旦内部开发完成,其他的设计就可以直接调用这个实体。
本设计所用VHDL设计平台是Altera的MAX+PlusⅡ EDA软件。MAX+PlusⅡ界面友好,使用便捷;他支持VHDL,原理图,V语言文本文件,以及波形与EDIF等格式的文件作为设计输入;并支持这些文件的任意混合设计;具有门级仿真器,可以进行功能仿真和时序仿真,能够产生精确地仿真结果;支持除APEX20K,APXⅡ,Mercury,Excalibur和Stratix系列之外的所有Altera FPGA/CPLD大规模逻辑器件。设计中采用的FPGA器件是Altera的FLEX系列芯片FLEX 10K20。用MAX+PlusⅡ软件进行VHDL设计的过程是:
(1)用Text Editor编写VHDL程序。
(2)用Compiler编译VHDL程序。
(3)用Waveform Editor,Simulater仿真验证VHDL程序。
(4)用Timing Analyzer进行芯片的时序分析。
(5)用Floorplan Editor安排芯片管脚位置。
(6)用Programer下载程序至芯片FLEX10K20。
在实际的开发过程中,以上个步骤需反复进行,直至将既定的VHDL设计通过所有的测试为止 。
4.2卷积编码器VHDL顶层建模(top level)及系统 功能仿真
4.2.1卷积编码器各功能模块及顶层建模端口的VHDL描述
LIBRARY IEEE;
用MAX+PlusⅡ编译后生成的编码器图形符号如图3所示。
4.2.2卷积编码器VHDL顶层建模的VHDL仿真波形
4.3卷积解码器VHDL顶层建模的VHDL端口描述
4.3.1卷积解码器各功能模块及顶层建模端口的VHDL描述
LIBRARY IEEE;
用MAX+PlusⅡ编译后生成的解码器图形符号如图5所示。
4.3.2卷积解码器VHDL顶层建模的VHDL仿真波形
卷积解码器VHDL仿真波形如图6所示。其中待解码信元datain=“11111010010000000001” ,速率为64kP/s,对应时钟为15.625μs。仿真结果表明,解码信元输出dataout =“111 1”,相应速率为32kP/s。实际仿真还验证了当卷积解码器输入的待解码信元中有错码时的纠错情况,与理论分析结果一致。
?
[1]王新梅,肖国镇.纠错码—原理与方法[M].西安:西安电子科技大学出版社,2001.
[2]褚振勇,翁木云.FPGA设计及应用[M]. 西安:西安电子科技大学出版社,2002.
[3]潘 松,王国栋.VHDL实用教程[M].成都:电子科技大学出版社,2 000
关键字:调制 FPGA 接收
引用地址:基于VHDL语言的卷积码编解码器的设计
数字信息在有噪信道中传输时,会受到噪声干扰的影响,误码总是不可避免的。为了在已知信噪比的情况下达到一定的误码率指标,在合理设计基带信号,选择调制、解调方式,并采用频域均衡或时域均衡措施的基础上,还应采用差错控制编码等信道编码技术,使误码率进一步降低。卷积码和分组码是差错控制编码的2种主要形式,在编码器复杂度相同的情况下,卷积码的性能优于分组码,因此卷积码几乎被应用在所有无线通信的标准之中,如GSM ,IS95和CDMA2000的标准中。
目前,VHDL语言已成为EDA领域首选的硬件设计语言,越来越多的数字系统设计使用 VHDL语言来完成。原因是通过VHDL描述的硬件系统“软核”便于存档,程序模块的移植和AS C设计源程序的交付更为方便。因此,他在IP核的应用等方面担任着不可或缺的角色。在某扩频通信系统中,我们使用VHDL语言设计了(2,1,6)卷积码编解码器,并经过了在FPGA芯片上的验证实验。
2 卷积编码器
卷积码通常记作(n0,k0,m),其编码效率为k0/n0,m称为约束长度。(n0 ,k0,m)卷积码可用k0个输入、n0个输出、输入存储为m的线性有限状态移位寄存器及模2加法计数器电路来实现,卷积码的编码方法有3种运算方式:离散卷积法;生成矩阵法;多项式乘积法。此外,卷积码的编码过程还可以用状态图、码树图和网格图来描述。本文设计的编码器考虑到硬件电路的实现,选择了多项式乘积法。 本系统所选卷积编码器如图1所示,该卷积编码器为(2,1,6)自正交卷积编码器。
?
3 大数逻辑解码器
卷积码的解码可分为代数解码与概率解码2类。大数逻辑解码器是代数解码最主要的解码方法,他既可用于纠正随机错误,又可用于纠正突发错误,但要求卷积码是自正交码或可正交码。 本文所选(2,1,6)系统自正交卷积码的大数逻辑解码器如图2所示。
图2中,I端输入信息码元,P端输入校验码元。解码器把接收到的R(D)中的每一段信息元送入编码器中求出本地检验元,与其后面收到的检验元模2加。若两者一致,则求出的伴随式分量si为0,否则为1。把加得的值送入伴随式寄存器中寄存。当接收完7个码段后开始对第 0码段纠错,若此时大数逻辑门的输出为1,则说明第0码 段的信息元有错。这时正好第0子组的信息元移至解码器的输出端,从而纠正他们。同时,纠错信号也反馈至伴随式 寄存器修正伴随式,以消去此错误对伴随式的影响。如果大数判决门没有输出,则说明第0子组的信息元没有错误,这时从编码器中直接把信息元输出 。
4卷积码编解码器的VHDL设计
4.1VHDL设计的优点与设计方法
与传统的自底向上的设计方法不同,VHDL设计是从系统的总体要求出发,采用自顶向下( toptodown)的设计方法。其程序结构特点是将一项工程 设计(或称设计实体),分成外部(即端口)和内部(即功能、算法)。在对一个设计实体定义了外部端口后,一旦内部开发完成,其他的设计就可以直接调用这个实体。
本设计所用VHDL设计平台是Altera的MAX+PlusⅡ EDA软件。MAX+PlusⅡ界面友好,使用便捷;他支持VHDL,原理图,V语言文本文件,以及波形与EDIF等格式的文件作为设计输入;并支持这些文件的任意混合设计;具有门级仿真器,可以进行功能仿真和时序仿真,能够产生精确地仿真结果;支持除APEX20K,APXⅡ,Mercury,Excalibur和Stratix系列之外的所有Altera FPGA/CPLD大规模逻辑器件。设计中采用的FPGA器件是Altera的FLEX系列芯片FLEX 10K20。用MAX+PlusⅡ软件进行VHDL设计的过程是:
(1)用Text Editor编写VHDL程序。
(2)用Compiler编译VHDL程序。
(3)用Waveform Editor,Simulater仿真验证VHDL程序。
(4)用Timing Analyzer进行芯片的时序分析。
(5)用Floorplan Editor安排芯片管脚位置。
(6)用Programer下载程序至芯片FLEX10K20。
在实际的开发过程中,以上个步骤需反复进行,直至将既定的VHDL设计通过所有的测试为止 。
4.2卷积编码器VHDL顶层建模(top level)及系统 功能仿真
4.2.1卷积编码器各功能模块及顶层建模端口的VHDL描述
LIBRARY IEEE;
用MAX+PlusⅡ编译后生成的编码器图形符号如图3所示。
4.2.2卷积编码器VHDL顶层建模的VHDL仿真波形
卷积编码器VHDL仿真波形如图4所示。仿真前设置输入信息序列datain=“1111”,速率为32 kP/s,对应时钟为31. 25μs。仿真结果表明,卷积编码输出dataout =“1111101 0010000000001”,相应速率为64 kP/s,与理论分析结果一致。
?
4.3卷积解码器VHDL顶层建模的VHDL端口描述
4.3.1卷积解码器各功能模块及顶层建模端口的VHDL描述
LIBRARY IEEE;
用MAX+PlusⅡ编译后生成的解码器图形符号如图5所示。
4.3.2卷积解码器VHDL顶层建模的VHDL仿真波形
卷积解码器VHDL仿真波形如图6所示。其中待解码信元datain=“11111010010000000001” ,速率为64kP/s,对应时钟为15.625μs。仿真结果表明,解码信元输出dataout =“111 1”,相应速率为32kP/s。实际仿真还验证了当卷积解码器输入的待解码信元中有错码时的纠错情况,与理论分析结果一致。
?
5结语
将通过仿真的VHDL程序下载到FPGA芯片FLEX10K20上,并在实际扩频系统中用于差错控制 ,取得了较为满意的效果。
参考文献
将通过仿真的VHDL程序下载到FPGA芯片FLEX10K20上,并在实际扩频系统中用于差错控制 ,取得了较为满意的效果。
参考文献
[1]王新梅,肖国镇.纠错码—原理与方法[M].西安:西安电子科技大学出版社,2001.
[2]褚振勇,翁木云.FPGA设计及应用[M]. 西安:西安电子科技大学出版社,2002.
[3]潘 松,王国栋.VHDL实用教程[M].成都:电子科技大学出版社,2 000
上一篇:日韩众厂商转战高清H.264设备市场
下一篇:AVS手机解码芯片成本不比H.264高
推荐阅读最新更新时间:2024-05-03 19:17
电压驱动型脉宽调制器TL494
1 TL494的特点与功能
TL494的特点与功能
TL494是美国德州仪器公司生产的电压驱动型脉宽调制器,可显示器、计算机等系统电路中作为开关电源电路,TL494的输出三极管可接成共发射极及射极跟随器两种方式,因而可以选择双端推挽输出或单端输出方式,在推挽输出方式时,它的两路驱动脉冲相差180度,而在单端方式时,其两路驱动脉冲为同频同相。
TL494的内部功能框图如图1所示。其引脚功能如下:
1、2脚分别为误差比较放大器的同相输入端和反相输入端。
3脚为控制比较放大器和误差比较放大器的公共输出端,输出时表现为或输出控制特性,也就是就在两个放大器中,输出幅度大者起作用。当3脚的电平变高时,TL494送出的驱动脉
[电源管理]
AVR USART(UART)接收中断程序
系统功能 使用AVR的USART进行自发自收(将发送引脚RXD短接到接收引脚TXD),发出数据:0,1,2。。。数据,能接收到自己发出的数据:0,1,2。。。使用LED作出简单指示! 硬件设计 AVR主控电路原理图 LED控制电路原理图 软件设计 下面部分从TXT拷出,拷到网页,代码部分缺省了很多空格,比较凌乱,请谅解! //目标系统: 基于AVR单片机 //应用软件: ICC AVR /*01010101010101010101010101010101010101010101010101010101010101010101 ------------------------------------
[单片机]
基于FPGA的高速自适应滤波器的实现
现代通信信号处理发展到3G、4G时代后,每秒上百兆比特处理速度的要求对于自适应处理技术是一个极大的挑战。使用具有高度并行结构的FPGA实现自适应算法以及完成相应的调整和优化,相比于在DSP芯片上的算法实现可以达到更高的运行速度。本文分析了自适应LMS算法及其在FPGA上的实现,并进行算法结构的改进优化,利用DSP Builder在Altera DE2-70平台的FPGA芯片上实现相应自适应算法并下载到目标板上进行板级测试。 1 自适应LMS算法 自适应滤波器的特点在于滤波器参数可以自动地根据某种准则调整到相应的最优滤波情况。其基本框图如图1所示。 图中,X(n)为输入信号,y(n)为滤波信号,d(n)为期望信号,e
[嵌入式]
采用FPGA实现视频监视
目前,视频监视行业使用模拟CCTV摄像机和接口作为监视系统的基础设施。这些系统组成不容易扩展,视频分辨率低,信号处理功能较弱,甚至不进行信号处理。然而,下一代视频监视系统将逐渐采用新的数字LAN摄像机、复杂的图像处理和IP承载视频等技术来替代这些系统组成,它们不仅是简单的监视摄像机系统,同时还是视频通信系统。 新的监视系统基于互联网协议(IP),具有更大的可伸缩性和灵活性以及计算机安全性。可以采用各种编码和解码标准来传送视频流(MPEG4 CODEC是目前使用的标准)。除了CODEC功能以外,图像预处理和后处理提高了实时图像质量,降低了延时。设计人员使用带有嵌入式DSP模块、存储器和接口的可编程逻辑,能够满足新系统的要求。
[嵌入式]
利用FPGA和CPLD数字逻辑实现ADC
数字系统的设计人员擅长在其印制电路板上用FPGA和CPLD将各种处理器、存储器和标准的功能元件粘合在一起来实现数字设计。除了这些数字功能之外,FPGA和CPLD还可以使用LVDS输入、简单的电阻电容(RC)电路和一些FPGA或CPLD的数字逻辑单元实现共模功能,从而构建模数转换器(ADC)。 与数字逻辑相连接时,ADC是一种常用的模拟功能块,例如,FPGA或CPLD连接至模拟传感器的现实世界时,ADC是不可或缺的。本文将阐述采用莱迪思半导体公司的参考设计和演示板来实现低频率(DC至1K Hz)和高频率(高达50K Hz)ADC。针对每种设计的应用示例,即网络交换机中的系统.和语音通信系统中的频率检测将在文中验证。
[嵌入式]
STM32 串口中断接收数据
#include stm32f10x.h /*********************************************************************** ***********************************************************************/ void RCC_Configuration(void); void GPIO_Configuration(void); void NVIC_Configuration(void); void delay(vu32 nCount) { for(; nCount != 0; nCount--); }
[单片机]
中兴通讯 IP 传输网络平台采用 Virtex-6 FPGA实现 100G 以太网业务的部署
全球可编程平台领导厂商赛灵思公司 (Xilinx, Inc. (NASDAQ:XLNX) )今天宣布,全球电信设备和网络解决方案上市提供商—中兴通讯,在其基于分组的多业务承载平台中,采用赛灵思的高性能 Virtex®-6 FPGA,实现了 100G 以太网业务的部署。 中兴通讯认为, Virtex-6 FPGA 的出色性能、低功耗和高灵活性, 在帮助其以创纪录的速度成功向市场推出新产品,进而在竞争激烈的电信运营商、企业和数据中心网络解决方案市场中建立技术领先优势方面,起到了关键作用。值得注意的是,在近期中国移动为其大批量采购所进行的大规模测试中,中兴通讯的 IPTN(因特网协议传输网络)通过了通信基础设施解决方案领
[嵌入式]
英特尔:下一代DNN到来时 未来FPGA能将败GPU
在最近的 FPGA 国际研讨会(IS FPGA )上, 英特尔 加速器架构实验室(AAL)的Eriko Nurvitadhi博士,发表题为《Can FPGA s beat GPUs in Accelerating Next-Generation Deep Neural Networks》的报告,分享了 英特尔 的最新研究。下面就随网络通信小编一起来了解一下相关内容吧。 这一研究,主要评估在DNN(深度神经网络)算法领域,两代 英特尔 FPGA(Intel Arria10和Intel Stratix 10),与NVIDIA TITAN X Pascal GPU相比性能如何。 △ 深度神经网络概述 英特
[网络通信]
小广播
热门活动
换一批
更多
最新家用电子文章
更多热门文章
更多每日新闻
更多往期活动
- 汽车VCU知识问答第三站:赏析国内外VCU性能指标及设计思路
- 有奖直播|安森美半导体针对物联网的先进图像传感器解决方案
- 以科技之力,成就安全 PI与您一起驾驭明天的智慧 答题赢好礼!
- 有奖直播:安森美电感式位置传感器接口 NCS32100
- 免费下载|是德科技邀你体验各种测试软件
- 阅读TI Think.lnnovate 神级DIY系列博文,你来畅想我送礼!
- 有奖问答|ADI MEMS 推动无处不在的倾角监测发展
- Vicor 更好的供电方式提升无人机飞行时间飞行半径及有效载荷
- 4小时实战+剖析:TI工程师教你快速上手 各种无线产品开发 (限量$14售CC1352R1无线开发板,助你参与动手实验)
- 电源情报站 MPS小程序干货推荐,下载有好礼!3月活动开始啦~
11月22日历史上的今天
厂商技术中心