FIR滤波器

工作原理

在进入FIR滤波器前，首先要将信号通过A/D器件进行模数转换，把模拟信号转化为数字信号；为了使信号处理能够不发生失真，信号的采样速度必须满足香农采样定理，一般取信号频率上限的4-5倍做为采样频率；一般可用速度较高的逐次逼进式A/D转换器，不论采用乘累加方法还是分布式算法设计FIR滤波器，滤波器输出的数据都是一串序列，要使它能直观地反应出来，还需经过数模转换，因此由FPGA构成的FIR滤波器的输出须外接D/A模块。FPGA有着规整的内部逻辑阵列和丰富的连线资源，特别适合于数字信号处理任务，相对于串行运算为主导的通用DSP芯片来说，其并行性和可扩展性更好，利用FPGA乘累加的快速算法，可以设计出高速的FIR数字滤波器。

整机配件

FIR滤波器的硬件实现有以下几种方式：

集成电路

一种是使用单片通用数字滤波器集成电路，这种电路使用简单，但是由于字长和阶数的规格较少，不易完全满足实际需要。虽然可采用多片扩展来满足要求，但会增加体积和功耗，因而在实际应用中受到限制。

DSP芯片

另一种是使用DSP芯片。DSP芯片有专用的数字信号处理函数可调用，或者根据芯片指令集的结构自行设计代码实现FIR的功能；由于FIR设计时其系数计算及其量化比较复杂，因此一般都采用MATLAB软件作为辅助设计，计算出FIR的系数；然后进行代码设计实现。实现FIR滤波器相对简单，但是由于程序顺序执行，速度受到限制。而且，就是同一公司的不同系统的DSP芯片，其编程指令也会有所不同，开发周期较长。

可编程

还有一种是使用可编程逻辑器件，FPGA/CPLD。FPGA有着规则的内部逻辑块阵列和丰富的连线资源，特别适合用于细粒度和高并行度结构的FIR滤波器的实现，相对于串行运算主导的通用DSP芯片来说，并行性和可扩展性都更好。

特点

有限长单位冲激响应（FIR）滤波器有以下特点：

(1)系统的单位冲激响应h(n)在有限个n值处不为零

(2)系统函数H(z)在|z|>0处收敛，极点全部在z=0处（因果系统）

(3)结构上主要是非递归结构，没有输出到输入的反馈，但有些结构中（例如频率抽样结构）也包含有反馈的递归部分。

设FIR滤波器的单位冲激响应h(n)为一个N点序列，0≤n≤N—1，则滤波器的系统函数为

H(z)=∑h(n)*z^-

就是说，它有（N—1）阶极点在z=0处，有（N—1）个零点位于有限z平面的任何位置。