Cadence与TSMC合作12FFC工艺技术,驱动IC设计创新

发布者:mmsg3814最新更新时间:2017-03-21 关键字:Cadence  TSMC 手机看文章 扫描二维码
随时随地手机看文章

  楷登电子(美国 Cadence 公司)今日正式公布其与台湾积体电路制造股份有限公司(TSMC)全新12nm FinFET紧凑型(12FFC)工艺技术开发的合作内容。凭借Cadence® 数字与Signoff解决方案、定制/模拟电路仿真解决方案及IP,系统级芯片(SoC)设计师可以利用12FFC工艺开发正在快速发展的中端移动和高端消费电子应用。上述应用对PPA性能(功耗、性能和面积)的要求更高,为此,Cadence正与12FFC工艺的早期客户开展紧密合作。下面就随网络通信小编一起来了解一下相关内容吧。

  Cadence数字与签核及定制/模拟电路仿真工具已获得TSMC为12FFC工艺设立的新版设计规则手册(DRM)认证,支持TSMC的全新12FFC工艺技术;流程设计工具包(PDK)也已发布,供客户下载。此外,Cadence专门开发设计库特征化工具流程,并为已经采纳12FFC工艺的客户开发全新IP。如需了解Cadence全流程数字与签核解决方案的详细内容,请访问www.cadence.com/go/tsmc12ffcds。如需了解Cadence定制/模拟电路仿真解决方案的详细内容,请访问www.cadence.com/go/tsmc12ffcca。如需了解Cadence IP解决方案的详细内容,请访问www.cadence.com/go/tsmc12ffcip。

  12FFC数字签核与定制/模拟电路仿真工具认证

  已获得12FFC工艺认证的Cadence数字与Signoff,以及定制/模拟电路仿真工具包括:

  · Innovus™ 设计实现系统:符合TSMC 12FFC设计需求,包括布图规划、利用色彩/pin访问/变更感知集成的时序收敛实现布局和布线,以及时钟树和功耗优化;提高生产力,缩短周转时间。

  · Quantus™ QRC提取解决方案:所有12FFC建模特征皆符合TSMC的精度要求,对标代工黄金标准(Foundry Golden),支持多重曝光,并内置3D提取功能。

  · Tempus™ 时序签核解决方案:支持延迟和信号完整性效应的集成高级工艺计算;支持静态时序分析(STA);包括低电压应用在内,皆符合TSMC严苛的精度标准。

  · Voltus™ IC电源完整性解决方案:单元级电源完整性工具。全面支持电迁移和电压降(EM/IR)设计规则和要求的同时,高精度实现全芯片SoC电源签核。

  · Voltus-Fi定制化电源完整性解决方案:SPICE级的精确工具。全面支持电迁移和电压降(EM/IR)的设计规则和要求,实现晶体管级仿真、存储及定制化数字IP模块的分析与签核。

  · Virtuoso® 定制化IC先进节点平台:支持从设计实施到验证的创新流程,提高生产力;集成电气与物理设计检查,并符合TSMC认证Cadence签核平台的相关标准。

  · Spectre® 仿真平台:包括Spectre电路仿真工具、Spectre并行加速仿真工具(APS)、Spectre eXtensive 分区仿真工具(XPS),完全支持具有自发热和可靠性效应的先进节点设备模型,快速精准的实现电路仿真。

  · 物理验证系统:采用多项先进技术和工作规则,支持设计规则检查(DRC)、电路布局验证(LVS)、先进金属填充、良率评估、压敏检查及实时设计签核。

  · 光刻电气分析器:支持版图依赖效应(LDE)感知再仿真、版图分析、匹配约束检查、LDE贡献报告;并可以依据部分版图生成固定方案,加速12FFC模拟设计收敛。

  Cadence数字与签核工具支持12FFC工艺所需的增强布图规划、布局、布线及提取功能。Cadence定制/模拟电路仿真工具提供丰富的底层支持与功能,助设计师获得远高于传统工艺的生产力,精准的快速实现12FFC设计验证,同时确保高性能及高可靠性。

  12FFC设计库参数描述工具流程

  Cadence Virtuoso Liberate™ 参数特征化解决方案和 Virtuoso Variety™ 统计参数描述解决方案也获得TSMC批准,将为包括高级时序、噪声和功耗模型在内的7nm工艺提供Liberty内容库。凭借创新的自由变量形式(LVF)描述方法,上述解决方案可以实现工艺变更签核;并创建电迁移(EM)模型,实现EM信号优化及签核。

  面向12FFC的 IP合作

  过去数年,Cadence与采用16FF+ 与16FFC工艺的核心客户紧密合作,并于今日开始与12FFC客户展开合作,开发面向智能手机、平板电脑及其他高端消费电子应用的下一代应用处理器。目前,Cadence正将其旗舰产品LPDDR4 PHY迁移至12FFC工艺节点,目标传输速度4266Mbps,助客户充分发挥12FFC工艺的优势。同时,Cadence已经完成面向12FFC的LPDDR控制器IP开发。凭借更高速的处理器和全新的紧凑型标准单元库,采用12FFC工艺的客户将得以进一步缩小芯片尺寸,大幅降低设备功耗。

  “我们的客户希望使用最高质量的设计工具、IP和工艺技术,而且非常重视工具的灵活性,以实现每个SoC项目的具体目标。” Cadence公司全球副总裁兼数字与签核事业部、系统与验证事业部总经理Anirudh Devgan博士表示, “除了高性能和节约成本,TSMC的全新12FFC可以助客户充分发挥FinFET工艺的优势。我们与TSMC合作开发了丰富的工具和IP,共同客户将使用熟悉的工具和流程,在各自领域大展身手。”

  “12FFC工艺是介于16nm和7nm工艺之间的另一种理想选择,提升了客户在打造面积与功耗敏感应用时的灵活性。” TSMC设计架构市场部资深总监Suk Lee表示。 “得益于和Cadence的长期合作,我们及时推出了针对全新12FFC工艺的强大工具、流程和IP。”

    以上是关于网络通信中-Cadence与TSMC合作12FFC工艺技术,驱动IC设计创新的相关介绍,如果想要了解更多相关信息,请多多关注eeworld,eeworld电子工程将给大家提供更全、更详细、更新的资讯信息。

关键字:Cadence  TSMC 引用地址:Cadence与TSMC合作12FFC工艺技术,驱动IC设计创新

上一篇:刷脸登录真的安全吗?事实让你大吃一惊
下一篇:全国排名前十的IC设计公司有3家入驻南京

推荐阅读最新更新时间:2024-05-07 17:18

台积电病毒感染事件背后:“智能制造”不可逆
苹果 iPhone 芯片代工厂商台积电的智能工厂系统遭到计算机病毒攻击,8月4日数家工厂因此停产。   8月6日,在台湾证券交易所进行的台积电重要信息说明会上,台积电总裁魏哲家亲自出席并反复强调,病毒感染事件为新机安装过程中的“人为操作失误”所致,包括生产资料库、客户资料在内的公司主要电脑系统均不受影响。   有媒体将企业工业网络遭受攻击的原因指向了“智能制造”。不过,也有工业互联网领域的安全专家对台积电此次的应对表示赞赏,认为该次事件也显示了台积电完善的防护与应对措施,以及工业互联网如今在业界领先企业的应用规模。   台积电感染事件再次使“智能工厂”概念以及“工业互联”的安全问题成为焦点。    安全,“智能制造”的重中之重
[安防电子]
3D封装市场,台积电和英特尔各领风骚
自2018年4月始,台积电已在众多技术论坛或研讨会中揭露创新的SoIC技术,这个被誉为再度狠甩三星在后的秘密武器,究竟是如何厉害? 台积电首度对外界公布创新的系统整合单芯片(SoIC)多芯片3D堆叠技术,是在2018年4月的美国加州圣塔克拉拉(Santa Clara)第二十四届年度技术研讨会上。 推进摩尔定律台积电力推SoIC 3D封装技术 随着先进纳米制程已逼近物理极限,摩尔定律发展已难以为继,无法再靠缩小线宽同时满足性能、功耗、面积及讯号传输速度等要求;再加上封装技术难以跟上先进制程的发展进程,因此三星、台积电、英特尔等晶圆代工巨擘纷纷跨足封装领域,要借重先进的封装技术实现更高性能、更
[半导体设计/制造]
3D封装市场,<font color='red'>台积电</font>和英特尔各领风骚
台积电内部信:行情不好,鼓励员工多休假
据台媒MoneyDJ报道,受到终端需求急坠影响,半导体产业刮起寒风,包括美光、微软、英特尔等科技大厂,都相继传出人事冻结或裁员的消息,就连产业模范生台积电也发出内部信件,鼓励员工多休假,显示这波半导体衰退风暴已扩大蔓延。 过去将近三年的时间,半导体产业在疫情及数字转型的推动之下,迎来全面性的大繁荣。不过, 2022年来通膨、战争、全球不确定性连番冲击,PC等消费性电子需求一路向下,半导体库存压力陡然增大,成熟、先进制程同步失守。台积电近次法说会上亦松口7纳米稼动率下滑,但仍强调2023年将持续成长。 值此市况转弱之际,24日传出,台积电总裁魏哲家于下午约4时发出一封内部信件,信中感谢公司同仁过去三年的辛劳,但因疫情影响较之
[半导体设计/制造]
台积电站稳下波5大科技:人工智能 大数据 5G AR/VR 自动驾驶
台湾科技股将进入新纪元!摩根士丹利证券指出,台积电将站稳下一波五大产业革新(人工智慧、大数据、5G、AR/VR、自驾车)核心位置,因此,将合理股价预估值调升至外资圈新高的250元,看好将是维持数年之久的“典范移转”,而非仅是1年的产品周期,势将进一步推升投资价值(re-rating)走扬。 上周进行除息的台积电,仅上演1日庆祝行情,至今仍呈现贴息状态,外界担心“股价处于高档”是除息行情颠簸的原因,在摩根士丹利证券调升合理股价预估值强力背书下,填息之路可望转趋顺利。 事实上,欧系外资券商主管指出,台积电近1季以来股价表现虽然亮眼,但与美股半导体大厂的涨幅相比,还是有段差距,只要国际机构投资人开始意识到台积电股价是被低估的,再涨一波并
[半导体设计/制造]
迎接5nm时代,TSMC将在亚利桑那州建造晶圆厂
翻译自——EEtimes 台积电(TSMC)表示,将在亚利桑那州和美国联邦政府的支持下建造5纳米晶圆厂。 TSMC在一份新闻声明中表示,该工厂每月将生产2万块晶圆,这会直接带来超过1600个就业岗位,间接创造数千个就业岗位。 此前有媒体报道称,美国政府正在推动台积电在美国建立一家晶圆厂。由于美国的目的是阻碍中国在科技行业的增长,台积电在向全球第二大智能手机制造商华为(Huawei)等中国公司销售其最先进的芯片时,可能会受到美国的限制。 Wedbush Securities高级副总裁Matt Bryson表示: 台积电建立美国晶圆厂的动机是赢得美国政府的青睐,最近的消息表明,增强国内晶圆厂的能力是美国的优先任务。”
[半导体设计/制造]
迎接5nm时代,<font color='red'>TSMC</font>将在亚利桑那州建造晶圆厂
半导体制程之争,台积电大捷,剑指2nm
台积电2纳米制程研发获重大突破。供应链透露,有别于3纳米与5纳米采用鳍式场效晶体管(FinFET)架构,台积电2纳米改采全新的多桥通道场效电晶体(MBCFET)架构,研发进度超前,业界看好2023年下半年风险性试产良率即可达九成,助攻未来持续拿下苹果、辉达等大厂先进制程大单,狠甩三星。 半导体制程一路微缩,面临物理极限,业界原忧心不利摩尔定律延续,也就是过往每18个月推进一个制程时代的脚步受阻,使得台积电等半导体大厂先进制程发展受影响。 三星预计年底才投入5纳米制程,落后台积。随着台积电在2纳米新制程节点有重大突破,宣示台积电将可延续摩尔定律发展,更确定未来朝1纳米推进可能性大增,进一步扩大与三星的差距。台积电向来不对订单
[半导体设计/制造]
日企加大芯片产业投资,拉台积电共同开发芯片制造技术
据报道,包括电子元件制造商日本揖斐电株式会社(IBIDEN)在内的约20家日本企业将与台湾积电股份有限公司(Taiwan Semiconductor Manufacturing Co.,简称:台积电)合作,在日本开发芯片制造技术。 《日本经济新闻》报道说,日本政府将支付370亿日元(3.37亿美元)研究设施费用的一半,但并没有透露消息来源。 台积电今年2月表示,将斥资约1.78亿美元在东京附近开办一家材料研究子公司。 台积电在给路透社的一份声明中表示,该公司“旨在利用材料领域的更多专业知识,为该行业带来价值”。 “我们感谢日本政府对我们的支持,与台积电在日本的合作伙伴一起推动半导体技术进步,”该公司补充称,但没有详
[嵌入式]
消息称台积电2nm工艺已步入正轨,苹果iPhone 17系列率先用上
4 月 11 日消息,根据 DigiTimes 报道,台积电的 2nm 芯片研发工作已步入正轨,2025 年推出的 iPhone 17 Pro 和 iPhone 17 Pro Max 所用芯片将率先使用该工艺。 报道指出台积电的 2nm 工厂也受到地震影响,部分设备需要更换,不过由于当前 2nm 工艺仍处于研发和试产阶段,因此受损的晶圆数量不超过 10000 片。 报告指出台积电的 2nm 工艺目前已经敲定了量产时间,试生产将于 2024 年下半年开始,小规模生产将于 2025 年第二季度逐步推进。值得注意的是,台积电位于亚利桑那州的新工厂也将加入 2 纳米生产的行列。 台积电计划 2025 年年底量产 2nm 的“N2”工艺
[半导体设计/制造]
小广播
最新网络通信文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved