3D封装市场,台积电和英特尔各领风骚

发布者:Jinyu2022最新更新时间:2019-07-05 来源: ctimes关键字:3D封装  台积电 手机看文章 扫描二维码
随时随地手机看文章

自2018年4月始,台积电已在众多技术论坛或研讨会中揭露创新的SoIC技术,这个被誉为再度狠甩三星在后的秘密武器,究竟是如何厉害?



台积电首度对外界公布创新的系统整合单芯片(SoIC)多芯片3D堆叠技术,是在2018年4月的美国加州圣塔克拉拉(Santa Clara)第二十四届年度技术研讨会上。


推进摩尔定律台积电力推SoIC 3D封装技术


随着先进纳米制程已逼近物理极限,摩尔定律发展已难以为继,无法再靠缩小线宽同时满足性能、功耗、面积及讯号传输速度等要求;再加上封装技术难以跟上先进制程的发展进程,因此三星、台积电、英特尔等晶圆代工巨擘纷纷跨足封装领域,要借重先进的封装技术实现更高性能、更低耗电量、更为小体积、讯号传输速度更快的产品。


甚至,在逐步进入后摩尔定律时代后,晶圆代工大厂的发展重心,也逐渐从过去追求更先进纳米制程,转向封装技术的创新。而,SoIC就在这样的前提之下诞生了。


若以台积电于2009年正式进军封装领域估算,SoIC是台积电耗费十年才磨出的宝剑,被誉为可再次把三星狠狠甩在后头、实现3D IC的高阶封装技术。


晶圆对晶圆的3D IC技术


根据台积电在第二十四届年度技术研讨会中的说明,SoIC是一种创新的多芯片堆叠技术,是一种晶圆对晶圆(Wafer-on-wafer)的键合(Bonding)技术,这是一种3D IC制程技术,可以让台积电具备直接为客户生产3D IC的能力。


图二: 台积SoIC设计架构示意。(source: vlsisymposium.org, 制图:CTIMES)


让外界大感惊艳的是,SoIC技术是采用硅穿孔(TSV)技术,可以达到无凸起的键合结构,可以把很多不同性质的临近芯片整合在一起,而且当中最关键、最神秘之处,就在于接合的材料,号称是价值高达十亿美元的机密材料,因此能直接透过微小的孔隙沟通多层的芯片,达成在相同的体积增加多倍以上的性能,简言之,可以持续维持摩尔定律的优势。


图三: SoIC的微芯片平面图。(source: vlsisymposium.org)


据了解,SoIC是基于台积电的CoWoS(Chip on wafer on Substrate)与多晶圆堆叠(WoW)封装技术开发的新一代创新封装技术,未来将应用于十纳米及以下的先进制程进行晶圆级的键合技术,被视为进一步强化台积电先进纳米制程竞争力的利器。2018年10月,台积电在第三季法说会上,已针对万众瞩目的SoIC技术给出明确量产时间,预期2020年开始挹注台积电的营收贡献,至2021年将会大量生产,挹注台积电更加显著的营收贡献。


六月,台积电赴日本参加VLSI技术及电路研讨会发表技术论文时,也针对SoIC技术揭露论文,论文中表示SoIC解决方案将不同尺寸、制程技术及材料的裸晶堆叠在一起。相较于传统使用微凸块的三维积体电路解决方案,台积电的SoIC的凸块密度与速度高出数倍,同时大幅减少功耗。此外,SoIC能够利用台积电的InFO或CoWoS的后端先进封装至技术来整合其他芯片,打造强大的3D×3D系统级解决方案。


外界咸认,从台积电最初提出的2.5版CoWoS技术,至独吃苹果的武器InFO(整合型扇型封装)技术,下一个称霸晶圆代工产业的,就是SoIC技术。


摊开台积电公布的2019年第一季财报,10纳米及以下纳米制程的营收贡献,已大大超越16纳米制程的营收贡献,凸显出未来十纳米及以下先进制程已势不可当。


也因此,2019年,电子设计自动化(EDA)大厂,如益华电脑(Cadence)、明导国际(Mentor)、ANSYS皆已相继推出支援台积电SoIC的解决方案,并已通过台积电认证,准备迎接SoIC辉煌时代的来临。


英特尔「Foveros」3D封装技术打造首款异质处理器


英特尔(Intel)在今年的COMPUTEX终于正式宣布,其10纳米的处理器「Ice Lake」开始量产,但是另一个10纳米产品「Lakefiled」却缺席了。


虽然同样使用10纳米制程,但「Lakefiled」是一个更高阶的产品,同时也将是是英特尔首款使用3D封装技术的异质整合处理器。


图四: 英特尔Foveros的堆叠解析图(source: intel)


根据英特尔发布的资料,「Lakefield」处理器,不仅在单一芯片中使用了一个10nm FinFET制程的「Sunny Cove」架构主核心,另外还配置了4个也以10nm FinFET制程生产的「Tremont」架构的小核心。此外,还内建LP-DDR4记忆体控制器、L2和L3快取记忆体,以及一个11代的GPU。


而能够将这么多的处理核心和运算单元打包成一个单芯片,且整体体积仅有12 x 12mm,所仰赖的就是「Foveros」3D封装技术。


图五: 英特尔Foveros的区块与架构原理(source: intel)


在年初的架构日上,英特尔也特别针对「Foveros」技术做说明。英特尔指出,不同于过去的3D芯片堆叠技术,Foveros能做到逻辑芯片对逻辑芯片的直接贴合。


英特尔表示,Foveros的问世,可以为装置与系统带来更高性能、高密度、低功耗的处理芯片技术。Foveros可以超越目前被动中介层(interposers)的芯片堆叠技术,同时首次把记忆体堆叠到如CPU、绘图芯片和AI处理器等,这类高性能逻辑芯片之上。


此外,英特尔也强调,新技术将提供卓越的设计弹性,尤其当开发者想在新的装置外型中,置入不同类型记忆体和I/O元素的混合IP区块。它能将产品分拆成更小的「微芯片(chiplets)」结构,让I/O、SRAM和电源传递电路可以在配建在底层的裸晶上,接着高性能的逻辑微芯片则可进一步堆叠在其上。


英特尔甚至强调,Foveros技术的问世是该公司在3D封装上的一大进展,是继EMIB(Embedded Multi-die Interconnect Bridge)2D封装技术之后的一大突破。


TSV与μbumps技术是量产关键


而从英特尔所揭露的技术资料可看出,Foveros本身就是一种3D IC技术,透过硅穿孔(Through-Silicon Via, TSV)技术与微凸块(micro-bumps)搭配,把不同的逻辑芯片堆叠起来。


其架构概念就是在一块基础的运算微芯片(compute chiplet)上,以TSV加上微凸块的方式,堆叠其他的运算晶粒(die)和微芯片(chiplets),例如GPU和记忆体,甚至是RF元件等,最后再把整个结构打包封装。


而英特尔目前所使用的制程已达到10纳米,预计也可以顺利推进至7纳米,也此透过此3D封装技术,将可在单一芯片中达成绝佳的运算效能,并持续推进摩尔定律。


英特尔更特别把此技术称为「脸贴脸(Face-to-Face)」的封装,强调它芯片对芯片封装的特点。而要达成此技术,TSV与微凸块(μbumps)的先进制程技术就是关键,尤其是凸块接点的间距(pitch)仅有约36微米(micron),如何透过优异的打线流程来达成,就非常考验英特尔的生产技术了。


图六: Foveros的TSV与微凸块叠合示意(source: intel)


但是英特尔也指出,Foveros技术仍存在三个挑战,分别为散热、供电、以及良率。由于多芯片的堆叠,势必会大幅加大热源密度;而上下层逻辑芯片的供电性能也会受到挑战;而如何克服上述的问题,并在合理的成本内进行量产供货,则是最后的一道关卡。


依照英特尔先前发布的时程,「Lakefield」处理器应该会在今年稍晚推出,但由于英特尔没有在COMPUTEX更新此一产品的进度,是否能顺利推出仍有待观察。


关键字:3D封装  台积电 引用地址:3D封装市场,台积电和英特尔各领风骚

上一篇:SOT23:表面贴装技术的50年创新
下一篇:台积电主攻SoIC技术 芯片未来靠它了

推荐阅读最新更新时间:2024-11-10 10:25

是德科技联合新思科技、Ansys 为台积电 N6RF+ 制程节点提供射频设计迁移流程
新设计流程在新思科技的定制化设计系列、是德科技电磁仿真平台以及 Ansys 器件合成软件的基础之上,提供了一个高效、集成的射频电路再设计解决方案 集众多优异解决方案于一身的开放平台可加快从现有 N16 制程无源射频器件向先进 N6RF+ 技术节点的迁移,实现更好的功耗、性能和面积优势 是德科技(Keysight Technologies, Inc.)、新思科技和 Ansys 联合推出了一个全新的集成射频(RF)设计迁移流程,帮助台积电从 N16 制程升级至 N6RF+ 技术,以满足当今无线集成电路应用对功耗、性能和面积(PPA)的严苛要求。 新迁移流程将是德科技、新思科技和 Ansys 的毫米波(mmWave)与射频解决
[测试测量]
是德科技联合新思科技、Ansys 为<font color='red'>台积电</font> N6RF+ 制程节点提供射频设计迁移流程
台积电、新思合作完成7纳米FinFET制程IP组合投片
台积电为了打赢7纳米制程之战,在各方面积极布局,日前合作伙伴新思科技(Synopsys)针对7纳米制程成功完成DesignWare基础和介面PHY IP组合的投片,与16FF+制程相比,台积电的7纳米制程能降低功耗达60%,并提升35%的效能。   台积电的7纳米制程是非常重要的一个世代,不同于10纳米制程偏向过度性质,7纳米不但是长寿制程,且瞄准未来潜力无限的高速运算(HPC)市场,且会是和三星电子(Samsung Electronics)一较高下的一个技术里程碑。   新思表示,针对台积公司7纳米制程技术已成功完成的DesignWare基础及介面PHY IP组合的投片包括逻辑库、嵌入式存储器、嵌入式测试及修复、USB 3.1/
[半导体设计/制造]
Sidense演示16纳米FinFET技术制造的可编程位单元
测试芯片显示采用FinFET架构的1T-Fuse(TM)位单元拥有成功的读写能力以及卓越的编程位单元特性。 Marketwired 2014年9月4日加拿大安大略省渥太华消息――领先的非易失性存储器一次性可编程(OTP)知识产权(IP)内核开发商Sidense今天宣布,公司以采用16纳米CMOS FinFET工艺技术制造的测试芯片,成功演示了1T-OTP位单元架构的读写能力。 Sidense创始人、首席技术官Wlodek Kurjanowicz表示:"Sidense的嵌入式一次性可编程存储器宏业已被授权给客户用于从0.18微米向下至28纳米的设计,同时也被证明适用于20纳米工艺技术。我们的分离通道1T-OTP宏被设
[半导体设计/制造]
业内称苹果M1 Ultra芯片采用台积电CoWoS-S封装技术
台积电采用5nm工艺节点和先进封装技术制造,所需的ABF载板将完全由欣兴电子提供。 据《电子时报》报道,消息人士称,苹果创新的封装架构使用硅中介层连接两个M1 Max芯片,以创建片上系统(SoC),这是一种2.5D封装模式,可能适用于Mac Pro核心芯片。 消息人士称,为了改善风险管理,苹果将依靠台积电制造其最新的M1产品,采用的先进解决方案集成了5nm芯片技术和CoWoS-S(chip-on-wafer-on substrate with silicon interposer)封装工艺。 该人士指出,台积电在使用其CoWoS封装平台为网络IC和超大AI芯片等多种芯片解决方案供应商提供服务方面拥有丰富经验。台积电还一直在使用先进
[手机便携]
2019年苹果概股最风光 大立光、台积电涨幅飙破5成
苹概股3雄台积电、鸿海、大立光向来是苹果供应链荣枯指标,2019年以来市值不断刷新纪录的台积电全年涨幅近54%、消息面不断的鸿海涨幅也近35%,大立光涨幅更胜鸿海、台积电,全年交出涨幅逾58%的亮眼成绩。 2019年台股交易在今日划下句号。其中,台积电还原权值全年累计涨幅53.93%,同期间鸿海涨势稍显落后,今年来上涨约34.88%,但2档台股最大权值的涨势都远远超越整体台股不到3成涨幅的表现,也成为台股今年表现的领头羊。 不过,同样名列苹概股3雄的大立光,今年以来还原权值涨幅更高达58.3%,涨势更是领先鸿海、台积电,相较台股指数涨幅仅2成多来看,大立光涨势整整较台股指数高出1倍。 外资摩根士丹利(大摩)针对大立光的研究报告指出
[手机便携]
台积电先进制程持续投资,引领国外设备材料商纷纷靠拢
即将步入创业第 30 个年头的晶圆代工龙头台积电,持续不断在先进制程 5 纳米及 3 纳米等投资,也吸引全球半导体设备商来台抢食相关大饼。才刚进入 9 月,陆续有材料大厂默克(Merck)、设备厂美商科林研发(Lam Research)、先进半导体微污染控制设备商美商英特格(Entegris)等企业陆续来台设点,或发表新产品。显示由台积电带动的国内半导体产业投资潮,已经引起全球相关厂商关注。 根据台积电共同执行长魏哲家日前在第 2 季法人说明会报告,台积电在 7 纳米制程的发展,2017 年 4 月已通过客户认证,良率比预期高,因此预计 2018 年正式量产,目前已有 13 个新设计定案。更进一步的 7nm+ 制程也在研发,更
[半导体设计/制造]
7nm ASIC时代即将到来,台积电蓄势待发
随着在半导体工业领域的技术进步,全面进入7nm时代即将到来。值得特别注意的是,专注于虚拟货币挖矿的ASIC矿机将有望率先使用更为先进的7nm制程。 又一家厂商发布7nm ASIC 据日刊工业新闻22日报导,日本新创企业Triple-1已完成采用7nm制程的半导体芯片“KAMIKAZE”的工程样品,该款产品是使用于虚拟货币挖矿机的ASIC芯片,在经过性能测试等作业后,将开始正式进行量产。 据报导,“KAMIKAZE”由Triple-1负责设计、并将委托台积电进行代工生产,和现行使用于一般挖矿机的16nm芯片相比,采用“KAMIKAZE”的挖矿机耗电可减半、处理速度增至约4倍。 另外,Triple-1也完成了搭载“KA
[半导体设计/制造]
台积电第一季度净利润13亿美元 同比增长18%
【搜狐IT消息】北京时间4月18日消息,据国外媒体报道,台湾芯片代工厂商台积电今天公布的财报显示,由于市场对先进技术制造的芯片需求强劲,该公司今年第一季度实现净利润13亿美元,同比增长18%。 在截至3月份的第一季度,台积电实现净利润395.8亿新元新台币(约合13亿美元),较去年同期增长18%。这一业绩好于分析师预期,研究机构Thomson Reuters I/B/E/S此前调查19位分析师所得出的平均预期是376.1亿元新台币。台积电上个月发布的报告称,其第一季度营收增长26%,好于该公司自己于今年1月份作出的预期。 台积电28纳米制程技术芯片的市场需求已经好转,这主要由于消费者消费需求正在向苹果iPad、iPhone等智
[工业控制]
小广播
最新半导体设计/制造文章
换一换 更多 相关热搜器件
随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved