Cadence获得TSMC 7nm工艺技术认证

发布者:kappa20最新更新时间:2017-03-23 关键字:Cadence  TSMC  7nm工艺技术 手机看文章 扫描二维码
随时随地手机看文章

楷登电子近日正式宣布与台湾积体电路制造股份有限公司(TSMC)取得的多项合作成果,进一步强化面向移动应用与高性能计算(HPC)平台的7nm FinFET工艺创新。Cadence® 数字签核与定制/模拟电路仿真工具获得TSMC 7nm工艺 v1.0设计规则手册(DRM)认证及SPICE认证。合作期间,Cadence开发了包括多种解决方案的全新工艺设计包(PDK),进一步实现功耗、性能和面积(PPA)优化。下面就随网络通信小编一起来了解一下相关内容吧。

楷登电子近日正式宣布与台湾积体电路制造股份有限公司(TSMC)取得的多项合作成果,进一步强化面向移动应用与高性能计算(HPC)平台的7nm FinFET工艺创新。Cadence® 数字签核与定制/模拟电路仿真工具获得TSMC 7nm工艺 v1.0设计规则手册(DRM)认证及SPICE认证。合作期间,Cadence开发了包括多种解决方案的全新工艺设计包(PDK),进一步实现功耗、性能和面积(PPA)优化。此外,Cadence 7nm定制电路设计参考流程(CDRF)与设计库参数描述流程也获得增强,并已有客户完成7nm DDR4 PHY IP 的部署。

7nm工具认证

面向TSMC的7nm工艺,Cadence打造了从设计实现到最终Signoff的完整数字流程,且已经通过TSMC认证。该流程由以下核心系统组成:Innovus™ 设计实现系统、Quantus™ QRC提取解决方案、Tempus™ 时序签核解决方案、Voltus™ IC电源完整性解决方案、Voltus-Fi定制化电源完整性解决方案、物理验证系统(PVS)以及版图依赖效应(LDE)电气分析工具。

TSMC 7nm HPC平台已获得多项支持,包括Genus™ 综合解决方案的via-pillar建模以及完整的via-pillar设计实现和签核环境。同时,时钟网格控制和总线布线功能已经实现对高性能设计库的支持,进一步优化PPA性能并减少电迁移(EM)。上述特性皆有助于客户在成功打造先进节点系统的同时减少迭代次数,并确保成本与性能目标的实现。

获得认证的定制/仿真工具包括:Spectre® 加速并行仿真器(APS)、Spectre eXtensive 分区仿真器(XPS)、Spectre经典仿真器、Virtuoso®v版图套件、Virtuoso电路原理图编辑工具以及Virtuoso仿真设计环境(ADE)。7nm 工艺方面,高级设备投射以及定制化布线流程得到增强,助客户提高生产力,满足功耗、多种曝光,密度以及电迁移的要求。

7nm定制设计参考流程(CDRF)

为应对7nm定制与混合信号设计面临的挑战,Cadence成功开发增强版定制电路设计参考流程(CDRF)。增强版CDRF以经过改进的设计方法为基础,提供包括电路设计理念深度解读、版图设计实现,以及签核与验证模块在内的多项特色功能,提高生产力。电路设计模块详细解读了多项实现方法,包括如何通过使用模块发生器(ModGen)限制条件和TSMC PDK 的设备阵列获取电路原理图、如何进行功能性验证、良率预估和优化,以及如何进行可靠性分析;签核验证方面,物理验证模块特别强调了设计规则与“布局对线路图(LVS)”检查、签核寄生参数提取,以及电迁移和电压降(EM/IR)签核检查。

版图设计实现模块包括针对FinFET设备电路布局的互联与限制条件驱动版图,助设计师遵守设计规则,应对版图依赖效应(LDE)。布线模块包括色彩感知流程和创新的电痕模式系统,缩短设计时间,减少寄生,并帮助设计师避免因电迁移而导致的一系列问题。

7nm设计库参数特征化工具流程

工具认证以外,Cadence Virtuoso Liberate™ 参数特征化解决方案和 Virtuoso Variety™ 统计参数特征化解决方案也获得TSMC批准,将为包括高级时序、噪声和功耗模型在内的7nm工艺提供Liberty内容库。凭借创新的自由变量形式(LVF)描述方法,上述解决方案可以实现工艺变更签核;并创建电迁移(EM)模型,实现EM信号优化及签核。

面向7nm工艺的IP合作

作为DDR控制器和PHY IP的领先企业,Cadence DDR4 PHY和LPDDR4 PHY曾用于数代TSMC工艺技术(从28HPM/28HPC/28HPC+,到 16FF+/16FFC节点)。通过与TSMC及用户的紧密合作,Cadence从去年开始致力于开发7nm工艺IP。截至2016年第4季度,Cadence应用7nm工艺节点实现DDR4 PHY旗舰产品的成功流片;核心客户也已完成7nm DDR PHY与现有企业级SoC的集成。

“TSMC的最新工艺结合Cadence的强大工具与IP,必将为我们的共同客户打造最佳的先进节点设计解决方案,”Cadence公司执行副总裁兼数字与签核事业部、系统与验证事业部总经理Anirudh Devgan博士表示。“随着v1.0设计规则的成熟以及TSMC认证的获得,我们已经做好充分准备,满足最具创新能力7nm工艺客户的生产需求。”

“全新v1.0设计规则与PDK表明,我们在7nm生产设计领域已经达到了全新高度,”TSMC设计架构市场部高级总监Suk Lee表示。“我们与Cadence紧密合作,共同开发针对7nm设计的创新IP并为其颁发认证,助力我们的共同客户实现移动设备与HPC设计的PPA目标。”

“ARM与Cadence和TSMC已经就7nm设计流程展开密切合作,” ARM公司系统与软件事业部总经理Monika Biddulph表示。“该流程将进一步推动高端移动应用与高性能运算应用的平台开发。”

以上是关于网络通信中-Cadence获得TSMC 7nm工艺技术认证的相关介绍,如果想要了解更多相关信息,请多多关注eeworld,eeworld电子工程将给大家提供更全、更详细、更新的资讯信息。

关键字:Cadence  TSMC  7nm工艺技术 引用地址:Cadence获得TSMC 7nm工艺技术认证

上一篇:网络工坊北京平台正式启动 ——构建中国智能硬件大数据平台
下一篇:Molex 的高密度电磁干扰屏蔽光学适配器克服空间上的约束

推荐阅读最新更新时间:2024-05-07 17:19

台积电3纳米厂落脚南科 与5纳米厂携手打造坚实生产聚落
原本预计2018年上半才宣布3纳米制程晶圆厂地点的台积电,提前于29日公布。3纳米晶圆厂不到美国设厂了,确定落脚台湾台南科学园区,与5纳米厂同样地点,更与现在的关键生产重镇Fab 14厂相邻,把先进制程和生产制造的群聚效应发挥到极大化,未来台积电的3/5纳米要延续赢家优势,独霸全球半导体产业! 台积电强调,既然内部已经拍板3纳米要留在台湾,就决定早一点公开宣布,免得市场诸多猜测。至于外界最关心的电力问题,台积电强调,政府对于水、电、土地等配套措施有书面的承诺,但到时若有“万一”,台积电有保留某一种程度的“弹性”。但这个“弹性”是什么?台积电并未透露。 台积电的3纳米晶圆厂确定留在台湾,不去美国,对于低迷的台湾产业景气、台湾
[半导体设计/制造]
台积电去年到底赚成啥样了?连员工分红都这么豪气
据台湾媒体报道,晶圆代工厂 台积电 董事会决议,员工现金奖金与现金酬劳共计新台币448亿3668万元,平均1位员工将可拿到新台币106.75万元分红。   据报道,台积电去年营运表现亮丽,营收及获利同创历史新高纪录,每股纯益新台币12.89元。   台积电董事会除决议,去年度盈余每股配发新台币7元现金股息,创21年来新高外,同时核准员工现金奖金与现金酬劳共新台币448亿3668万元,以台积电台湾员工4.2万人计,平均1位员工将可拿到新台币106.75万元。   台积电员工现金奖金新台币224亿1834万元已于每季季后发放,现金酬劳新台币224亿1834万元将于今年7月发放。
[嵌入式]
28nm台积电最大明年上半年囊括9成市占
    虽然包括联电(2303)、格罗方德(GlobalFoundries)、三星等晶圆代工厂积极抢进28纳米市场,但因良率尚未拉高或产能布建不足等原因,抢得的订单仍然有限,也因此,在市场对台积电明年上半年将囊括9成以上28纳米订单的预期下,激励股价昨日跳空大涨,以89.8元作收,还原权值股价已创10年新高。   只不过,台积电大客户之一的意法半导体,昨日宣布与三星达成晶圆代工合作协议,部份32/28纳米制程订单将转下给三星代工。   但市场对此表示并不意外,因为意法半导体多年来都与台积电、三星、联电等晶圆代工厂有合作,台积电仍会是意法最主要的先进制程晶圆代工合作对象。   今年28纳米制程产能供不应求,虽然台积电、联电、格罗方德、
[半导体设计/制造]
台积电首提 1nm A10 工艺,计划到 2030 年实现 1 万亿晶体管的单个芯片封装
12 月 28 日消息,据 Tom's Hardware 报道,在本月举行的 IEDM 2023 会议上,台积电制定了提供包含 1 万亿个晶体管的芯片封装路线,这一计划与英特尔去年透露的规划类似。 当然,1 万亿晶体管是来自单个芯片封装上的 3D 封装小芯片集合,但台积电也在致力于开发单个芯片 2000 亿晶体管。 为了实现这一目标,该公司重申正在致力于 2nm 级 N2 和 N2P 生产节点,以及 1.4nm 级 A14 和 1nm 级 A10 制造工艺,预计将于 2030 年完成。 ▲ 图源 Tom's Hardware 获取到的台积电 PPT 此外,台积电预计封装技术(CoWoS、InFO、SoIC 等
[半导体设计/制造]
台积电计划在日本建立首座先进封测厂
台湾媒体爆料称,在日本经济产业省极力的邀请下,台积电计划将在日本东京设立先进封测厂。 消息称,双方将会成立合资公司来进行营运,出资各半。这座封测厂将会是台积电在台湾以外的首座封测厂。 对此消息,台积电并未回应,并且目前目前台积电也还在法说会前的缄默期。如果该消息属实的话,那么台积电很可能会在1月14日的法说会上公布。 受新冠疫情下地区封锁导致部分国家和地区的半导体供应链断链,以及美国将半导体技术“武器化”来打压竞争对手的行为的影响,目前全球多个国家和地区开始越来越注重本国的半导体产业链的完整和供应链安全,避免过度依赖于进口。 去年12月,欧盟委员会(European Commission)就召开了欧盟17个
[半导体设计/制造]
<font color='red'>台积电</font>计划在日本建立首座先进封测厂
2009年半导体“10亿美元俱乐部”成员仅3家
    市场研究公司IC Insights表示,预计2009年只有3家半导体公司资本支出会超过10亿美元,使“十亿美元俱乐部”缩小到10年来的最小规模。     IC Insights在McClean Report年中更新版中指出,今年只有Intel、Samsung和TSMC的资本支出会超过10亿美元,2008年和2007年分别为8家和16家。     该报告称,Intel、Samsung和TSMC自2000年来每年的资本支出都超过10亿美元。     2008年半导体产业资本支出占市场收入的比例下滑到16%的新低,而今年预计将进一步降至12%。     “十亿美元俱乐部”的资本支出额占半导体产业支出总额的43%,
[模拟电子]
联发科员工平均年薪62万元,台积电42万
集微网消息,台湾证交所发布上市公司去年平均员工薪资费用,去年台湾上市公司员工薪资费用总额计1兆1,450亿元新台币,员工人数合计约123万人,总人均年薪约93万元新台币(下同)。 其中员工薪酬费用第1名的是联发科,平均年薪为287.5万元新台币(约合人民币62万元),比最后一名的一家电线电缆业仅有30.5万元新台币,高出8倍以上。 根据证交所统计,去年平均员工薪资费用「排序前50名」之公司,其中电子公司计38家公司(占比76%,其中半导体业者计19家), 员工年薪平均约144.3万元至287.5万元,电子业除了联发科之外,鸿海排名第3,年薪平均也有277.5万元,台积电则排行第9,年薪为194.2万元(约合人民币42万元)。
[手机便携]
减免税款超六千万元,南京台积电疫情期间进口货物无延迟
今年一季度,金陵海关共出具《征免税证明》2433份,免征税款2.08亿元。 台积电(南京)有限公司作为南京地区集成电路研发生产重点企业,同时享受鼓励投资项目和集成电路税收优惠政策。 据南京日报报道,该公司关务负责人表示,今年海关已经为我们公司减免了税款6108万元。特别是疫情防控期间,海关安排专人对接我司,通过不见面方式及时审批,我们进口的货物没有一票出现延迟。 台积电2016年3月28日与南京市政府签约,并在当年7月7日动土;2018年5月,台积电南京厂实现16纳米晶圆量产,从动工到提前量产仅用了20 个月。 今年3月8日,南京浦口区2020年一季度重大项目集中开工仪式上,南京台积电设备进场,据当时现代快报报道,台积电计划将月产
[手机便携]
小广播
最新网络通信文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved