变速率CDMA系统软件无线电多用户接收机

　摘 要：介绍了变速率CDMA系统以及其相关接收机数学模型，特别描述了满足每一个符号最大信号干扰比（SIR）的线性多用户接收机。针对这种线性多用户接收机模型，提出了一种基于软件无线电技术的多用户接收机实现方案。该方案可以针对不同的QoS标准在固定速率和变速率系统之间进行切换，也可以实现变速率系统不同指标的多用户接收机之间的动态转换。

    关键词： 信号干扰比（SIR） 软件无线电多用户接收机 匹配滤波器

    第三代无线通信网络的重要特征之一是满足不同QoS业务，例如不同的数据传输速率或不同的误比特率的要求。欧洲RACE计划中的CODIT工程特别将可变速率的CDMA空中接口作为主要研究内容。

    在目前CDMA系统带宽都是固定的，实现系统变速率有以下两种方案：

    ·在保持扩频序列的chip速率不变、保持调制星座图不变的条件下，改变对每一个符号的扩展因子。

    ·在保持扩频序列chip速率不变、保持每一个符号的扩展因子不变的条件下，改变调制星座图。

    第二种方案对移动信道特性的依赖性十分严重，在特定的QoS标准下，并不能按照用户的实际需求来改变系统的数据传输速率。我们重点考虑第一种方案。该方案实际上是改变系统的符号速率。

    １ 变速率CDMA多用户接收机模型

    对于变速率CDMA系统，我们重点考虑对每一个符号满足最大信号干扰比（SIR）的变速率多用户接收机。

    CDMA系统中最低的符号传输速率定义为基本的符号传输速率，基本速率的一个符号的传输时间我们称作一个基本符号周期。

    代表用户i在一个基本符号周期内传送个符号，是一个整数。这表示用户i的数据传输速率提高了倍。在一个基本的符号周期内以chip速率采样的接收机处信号向量可以表示为：

    和是用户k在一个基本符号周期内第个符号的幅度以及传输比特。n是接收机噪声信号。

    定义为：                        

    其中是用户k的第个符号的传播路径数。是用户ｋ的第i个符号在路径l的复系数。包含用户k的第个符号在第l路径的扩频波形。可以看作是用户k的第个符号的“等效扩频信号”。全部K个用户的系统在一个基本符号周期内总共有个符号。

    我们假设系数为的接收机滤波器来解调第k个用户的第个符号，

    用户k的第个信号在接收机后端的信号干扰比（SIR）写为：

  代表接收到的用户k的第个符号的功率，是噪声谱密度。

    传统匹配滤波器接收机中的滤波器系数。而能够满足每一个符号最大信号干扰比（SIR）的多用户接收机滤波器系数在参考文献[1]中推导出为：

    式中Z是对用户k的第个符号带来干扰的信号之间的协方差矩阵

    其中I为单位阵。

    用户k的第个符号在变速率多用户接收机的SIR为：



    而理想的反向链路功率控制算法可以调整用户发射功率使得对于所有的符号，接收机端的SIR大于或等于标准的SIR

    2 变速率软件无线电多用户接收机

    由文献[2]可得，任何线性多用户接收机都可以根据不同的多用户检测方式固定地选用匹配滤波器结构，只需要变换不同的滤波器系数。

    ·在标准的匹配滤波器接收机中，接收机滤波器系数为：

    ·而我们这里讨论的变速率、多用户接收机，其滤波器系数为：

    我们在采用软件无线电方法实现上述两种接收机时，首先建立一个标准的匹配滤波器结构，然后根据不同的接收机形式采用不同的滤波器系数。图1是一个经典的线性多用户接收机软件无线电实现结构框图。

    按照所实现的功能复杂度以及对处理速度的要求，我们在实现软件无线电接收机的时候采用了两种核心技术，FPGA和DSP技术。本文所讨论的软件无线电多用户变速率接收机具有可重复配置的特点。

    下面是我们对每一个模块所实现功能的描述。

    FPGA的硬件处理速度可以实现以下功能：

    · 完成由中频IF至基带的信号转换；

    · 可变系数的匹配滤波器结构；

    · 实时的信道估计。

    DSP由于处理速度快，控制功能强，可以完成以下功能：

    · 完成对信息比特流的处理：它包括前向纠错解码，解卷积，软判决，解交织等。

    · 系统控制功能：可以根据不同的QOS标准，以及不同的用户速率，动态地计算出滤波器系数。

    · 动态FPGA配置：在计算出滤波器系数后，对FPGA的配置文件进行相应的设置，然后将该配置文件加载到FPGA。

    · 静态估计：包括对各个用户的功率估计以及更精确的延迟估计等。

   MEMORY的存取速度快，价格低，可以作存储中间数据和配置文件的介质。

    为了保证在FPGA重新配置的过程中，接收机系统不会中断正常的工作，我们采用双FPGA的结构。在一 个FPGA进行配置的同时，另一个FPGA仍在正常工作。FPGA之间无缝切换是通过DSP的控制功能模块来完成的，如图2所示。

    图3是变速率多用户接收机与传统匹配滤波器系统实现对比示意图。如图所示，变速率多用户接收机所需要的信息量要远远大于传统的匹配滤波器，所以它的实现复杂度也远远大于传统的匹配滤波器。但是系统复杂度的提高也带来了系统性能的提升，具体的性能比较数据见文献[1]。尽管在接收机的FPGA中，

    实现两种接收机的滤波器结构都是相同的，仅仅是滤波器系数不同而已。但是两种方案的DSP负载将大不相同。DSP除了要进行矩阵求逆运算和比特信息处理，在变速率多用户接收机中的DSP还要进行更为复杂的用户功率估计和更为精确的用户延迟估计，然后计算出相应的滤波器系数。而且在变速率多用户接收机中还要求精确知道每个用户所采用的扩频序列，扩频序列的产生可以采用相应的逻辑电路，也可以采用使用存储器的方法来存储每一个用户的扩频序列。图1中采用的就是将用户扩频序列放在MEMORY中的方法。