硬件设计中电容电感磁珠总结

常见电容器有：

铝电解电容器：极性，容量大，能耐受大的脉动电流，但容量误差大，泄漏电流大，适合于低频旁路、信号耦合和电源滤波等场合。

胆电解电容：拥有普通电解电容的特性，漏电流极小，寿命长，容量误差小，体积小，适合小型设备中。

薄膜电容器：是无极性电容器，用于差滤波器、积分、振荡和定时电路。

瓷介电容器：无极性电容适合于高频旁路。

陶瓷电容器：是无极性电容器，有高频陶瓷电容和低频陶瓷电容。适用于高、低频电路中，不适合脉冲电路，否则容易击穿。

另外，在判定电解电容极性时，直插式电解电容器，有白色标记或者引线较短的一端为负极；如果是贴片电解电容，有横杆标记的一端为正极。

二极管和三级管：

如3AX82_81,

对材料的命名方式：A－N型锗材料 B－P型锗材料 C－N型硅材料 D－P型硅材料。

对类型的命名方式为：P—普通管 W－稳压管。

三极管中，对材料的命名方式：A－PNP型锗材料 B－NPN型锗材料 C－PNP型硅材料 D－NPN型硅材料。

对类型的命名方式为：Z－整流管 X－低频小功率管 U－光电管 K－开关管 CS－场效应管。

磁珠电感：

    为了滤除电源电路对系统的噪声干扰，往往在电源输出增加一个电感或磁珠，以滤除电源电路带来的噪声。电感的滤波是反射式滤波，对各种频率的信号都有衰减，磁珠则是吸收式滤波，只对1KHz信号有大的衰减，对其他信号衰减较小。磁珠有时需要考虑其散热，否则会影响其导磁性能。标称值:因为磁珠的单位是按照它在某一频率产生的阻抗来标称的，阻抗的单位也是欧姆 .一般以100MHz为标准，比如2012B601，就是指在100MHz的时候磁珠的阻抗为600欧姆。额定电流:额定电流是指能保证电路正常工作允许通过电流.电感与磁珠的区别:有一匝以上的线圈习惯称为电感线圈,少于一匝（导线直通磁环）的线圈习惯称之为磁珠;电感是储能元件,而磁珠是能量转换（消耗）器件;电感多用于电源滤波回路,磁珠多用于信号回路,用于EMC对策;磁珠主要用于抑制电磁辐射干扰,而电感用于这方面则侧重于抑制传导性干扰.两者都可用于处理EMC、EMI问题;电感一般用于电路的匹配和信号质量的控制上.在模拟地和数字地结合的地方用磁珠.磁珠有很高的电阻率和磁导率，他等效于电阻和电感串联，但电阻值和电感值都随频率变化。他比普通的电感有更好的高频滤波特性，在高频时呈现阻性，所以能在相当宽的频率范围内保持较高的阻抗，从而提高调频滤波效果。作为电源滤波，可以使用电感。磁珠的电路符号就是电感但是型号上可以看出使用的是磁珠在电路功能上，磁珠和电感是原理相同的，只是频率特性不同罢了

    磁珠由氧磁体组成，电感由磁心和线圈组成，磁珠把交流信号转化为热能，电感把交流存储起来，缓慢的释放出去。磁珠对高频信号才有较大阻碍作用，一般规格有100欧/100mMHZ ,它在低频时电阻比电感小得多。铁氧体磁珠 (Ferrite Bead) 是目前应用发展很快的一种抗干扰组件，廉价、易用，滤除高频噪声效果显着。在电路中只要导线穿过它即可（我用的都是象普通电阻模样的，导线已穿过并胶合，也有表面贴装的形式，但很少见到卖的）。当导线中电流穿过时，铁氧体对低频电流几乎没有什么阻抗，而对较高频率的电流会产生较大衰减作用。高频电流在其中以热量形式散发，其等效电路为一个电感和一个电阻串联，两个组件的值都与磁珠的长度成比例。磁珠种类很多，制造商应提供技术指标说明，特别是磁珠的阻抗与频率关系的曲线。有的磁珠上有多个孔洞，用导线穿过可增加组件阻抗（穿过磁珠次数的平方），不过在高频时所增加的抑制噪声能力不可能如预期的多，而用多串联几个磁珠的办法会好些。铁氧体是磁性材料，会因通过电流过大而产生磁饱和，导磁率急剧下降。大电流滤波应采用结构上专门设计的磁珠，还要注意其散热措施。

    铁氧体磁珠不仅可用于电源电路中滤除高频噪声（可用于直流和交流输出），还可广泛应用于其它电路，其体积可以做得很小。特别是在数字电路中，由于脉冲信号含有频率很高的高次谐波，也是电路高频辐射的主要根源，所以可在这种场合发挥磁珠的作用。

铁氧体磁珠还广泛应用于信号电缆的噪声滤除。

注意：二极管类（DIODE）,DIODExx,数字xx表示功率，数值越大，功率越大,也表示两个焊点间的距离。而非极性电容类RADxx和极性电容类（RB.2/.4～RB.5/1.0）,电阻类（AXIAL0.3～AXIAL1.0）300mil,1000mil、可变电阻类（VR1～VR5）,数值xx表示两个焊点间的距离。

钟振管脚（有源晶体振荡器）：1脚――悬空，2脚接地，3――脚输出，4――脚电源

CPLD_JTAG1管脚：1――TCK ,2—GND ,3—TDO ,4—VDD ,5—TMS ,6/7/8空，9—TDI ,10—GND

    1)铝电容是由铝箔刻槽氧化后再夹绝缘层卷制，然后再浸电解质液制成的，其原理是化学原理，电容充放电靠的是化学反应，电容对信号的响应速度受电解质中带电离子的移动速度限制，一般都应用在频率较低（1M以下）的滤波场合，ESR主要为铝萡电阻和电解液等效电阻的和，值比较大。铝电容的电解液会逐渐挥发而导致电容减小甚至失效，随温度升高挥发速度加快。温度每升高10度，电解电容的寿命会减半。如果电容在室温27度时能使用10000小时的话，57度的环境下只能使用1250小时。所以铝电解电容尽量不要太靠近热源。

    2)瓷片电容存放电靠的是物理反应，因而具有很高的响应速度，可以应用到上G的场合。不过，瓷片电容因为介质不同，也呈现很大的差异。性能最好的是C0G材质的电容，温度系数小，不过材质介电常数小，所以容值不可能做太大。而性能最差的是Z5U/Y5V材质，这种材质介电常数大，所以容值能做到几十微法。但是这种材质受温度影响和直流偏压（直流电压会致使材质极化，使电容量减小）影响很严重。

    一般滤波主要使用大容量电容，对速度要求不是很快，但对电容值要求较大。一般使用铝电解电容。浪涌电流较小的情况下，使用钽电容代替铝电解电容效果会更好一些。从上面的例子我们可以知道，作为退耦的电容，必需有很快的响应速度才能达到效果。如果图中的局部电路A是指一个芯片的话，那么退耦电容要用瓷片电容，而且电容尽可能靠近芯片的电源引脚。而如果“局部电路A”是指一个功能模块的话，可以使用瓷片电容，如果容量不够也可以使用钽电容或铝电解电容（前提是功能模块中各芯片都有了退耦电容—瓷片电容）。

    滤波电容的容量往往都可以从开关电源芯片的数据手册里找到计算公式。如果滤波电路同时使用电解电容、钽电容和瓷片电容的话，把电解电容放的离开关电源最近，这样能保护钽电容。瓷片电容放在钽电容后面。这样可以获得最好的滤波效果。

    退耦电容需要满足两个要求，一个是容量需求，另一个是ESR需求。也就是说一个0.1uF的电容退耦效果也许不如两个0.01uF电容效果好。而且，0.01uF电容在较高频段有更低的阻抗，在这些频段内如果一个0.01uF电容能达到容量需求，那么它将比0.1uF电容拥有更好的退耦效果。

    很多管脚较多的高速芯片设计指导手册会给出电源设计对退耦电容的要求，比如一款500多脚的BGA封装要求3.3V电源至少有30个瓷片电容，还要有几个大电容，总容量要200uF以上…

    每路输入都有10nF和100nF滤杂讯，同时为了稳定压降，接有一个10uF的大电容。一般来说，小电容需要靠近芯片，而且每个pin一个。大电容则可放远点。

    对于电源输出部分来说，除一般原则，需要考虑器件峰值电流较大，把电平拉下来的可能。因此需要一颗大电容，一般10uF以上，数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右

14.1、退藕电容的一般配置原则

1. 电源输入端跨接10 ~100uf的电解电容器。如有可能，接100uf以上的更好。

2. 原则上每个集成电路芯片都应布置一个0.01pf的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1 ~ 10pf的但电容。

3. 对于抗噪能力弱、关断时电源变化大的器件，如 ram、rom存储器件，应在芯片的 电源线和地线之间直接入退藕电容。

　4、电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意以下两点：

a、 在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电 ，必须采用附图所示的 rc 电路来吸收放电电流。一般 r 取 1 ~ 2k，c取2.2 ~ 47uf。

b、 cmos的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。

由于大部分能量的交换也是主要集中于器件的电源和地引脚，而这些引脚又是独立的直接和地电平面相连接的。这样，电压的波动实际上主要是由于电流的不合理分布引起。但电流的分布不合理主要是由于大量的过孔和隔离

带造成的。这种情况下的电压波动将主要传输和影响到器件的电源和地线引脚上。为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。

　　当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。

 [page]

去耦电容配置的一般原则如下：

● 电源输入端跨接一个10～100uF的电解电容器，如果印制电路板的位置允许，采用100uF以上的电解电容器的抗干扰效果会更好。

● 为每个集成电路芯片配置一个0.01uF的陶瓷电容器。如遇到印制电路板空间小而装不下时，可每4～10个芯片配置一个1～10uF钽电解电容器，这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于1Ω，而且漏电流很小（0.5uA以下）。

● 对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。

● 去耦电容的引线不能过长，特别是高频旁路电容不能带引线。

● 在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须RC 电路来吸收放电电流。一般 R 取 1 ~ 2K，C取2.2 ~ 47UF。

● CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。

● 设计时应确定使用高频低频中频三种去耦电容，中频与低频去耦电容可根据器件与PCB功耗决定,可分别选47-1000uF和470-3300uF；高频电容计算为: C=P/V*V*F。

● 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。

● 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电时，外壳要接地。

1.14.2、配置电容的经验值

好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。

1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种

卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uf。由于不论使用怎样的电源分配方案，整个系统会产生足够导致问题发生的噪声，额外的过滤措施是必需的。这一任务由旁路电容完成。一般来说，一个1uf-10uf 的电容将被放在系统的电源接入端，板上每个设备的电源脚与地线脚之间应放置一个0.01uf-0.1uf 的电容。旁路电容就是过滤器。放在电源接入端的大电容（约10uf）用来过滤板子产生的低频（比如60hz 线路频率）。板上工作中的设备产生的噪声会产生从100mhz 到更高频率间的合共振（harmonics）。每个芯片间都要放置旁路电容，这些电容比较小，大约0.1u 左右。电容器是电路中最基本的元件之一，利用电容滤除电路上的高频骚扰和对电源解耦是所有电路设计人员都熟悉的。但是，随着电磁干扰问题的日益突出，特别是干扰频率的日益提高，由于不了解电容的基本特性而达不到预

期滤波效果的事情时有发生。本文介绍一些容易被忽略的影响电容滤波性能的参数及使用电容器抑制电磁骚扰时需要注意的事项。

电容引线的作用

　　在用电容抑制电磁骚扰时，最容易忽视的问题就是电容引线对滤波效果的影响。电容器的容抗与频率成反比，正是利用这一特性，将电容并联在信号线与地线之间起到对高频噪声的旁路作用。然而，在实际工程中，很多人发现这种方法并不能起到预期滤除噪声的效果，面对顽固的电磁噪声束手无策。出现这种情况的一个原因是忽略了电容引线对旁路效果的影响。

　　实际电容器的电路模型如图1所示，它是由等效电感（ESL）、电容和等效电阻（ESR）构成的串联网络。

　　理想电容的阻抗是随着频率的升高降低，而实际电容的阻抗是图1所示的网络的阻抗特性，在频率较低的时候，呈现电容特性，即阻抗随频率的增加而降低，在某一点发生谐振，在这点电容的阻抗等于等效串联电阻ESR。在谐振点以上，由于ESL的作用，电容阻抗随着频率的升高而增加，这是电容呈现电感的阻抗特性。在谐振点以上，由于电容的阻抗增加，因此对高频噪声的旁路作用减弱，甚至消失。

　　电容的谐振频率由ESL和C共同决定，电容值或电感值越大，则谐振频率越低，也就是电容的高频滤波效果越差。ESL除了与电容器的种类有关外，电容的引线长度是一个十分重要的参数，引线越长，则电感越大，电容的谐振频率越低。因此在实际工程中，要使电容器的引线尽量短，电容器的正确安装方法和不正确安装方法如图2所示。

0欧姆电阻作用

1,在电路中没有任何功能,只是在PCB上为了调试方便或兼容设计等原因.

2,可以做跳线用,如果某段线路不用,直接不贴该电阻即可(不影响外观)

3,在匹配电路参数不确定的时候,以0欧姆代替,实际调试的时候,确定参数,再以具体数值的元件代替.

4,想测某部分电路的耗电流的时候,可以去掉0ohm电阻,接上电流表,这样方便测耗电流.

5,在布线时,如果实在布不过去了,也可以加一个0欧的电阻

6,在高频信号下,充当电感或电容.(与外部电路特性有关)电感用,主要是解决EMC问题.如地与地,电源和IC Pin间

7,单点接地(指保护接地、工作接地、直流接地在设备上相互分开,各自成为独立系统.)

8,熔丝作用
 

模拟地和数字地单点接地

*模拟地和数字地单点接地*

    只要是地,最终都要接到一起,然后入大地.如果不接在一起就是"浮地",存在压差,容易积累电荷,造成静电.地是参考0电位,所有电压都是参考地得出的,地的标准要一致,故各种地应短接在一起.人们认为大地能够吸收所有电荷,始终维持稳定,是最终的地参考点.虽然有些板子没有接大地,但发电厂是接大地的,板子上的电源最终还是会返回发电厂入地.如果把模拟地和数字地大面积直接相连,会导致互相干扰.不短接又不妥,理由如上有四种方法解决此问题:

1、用磁珠连接;

2、用电容连接;

3、用电感连接;

4、用0欧姆电阻连接.

磁珠的等效电路相当于带阻限波器,只对某个频点的噪声有显著抑制作用,使用时需要预先估计噪点频率,以便选用适当型号.对于频率不确定或无法预知的情况,磁珠不合.

电容隔直通交,造成浮地.

电感体积大,杂散参数多,不稳定.

0欧电阻相当于很窄的电流通路,能够有效地限制环路电流,使噪声得到抑制.电阻在所有频带上都有衰减作用(0欧电阻也有阻抗),这点比磁珠强.

*跨接时用于电流回路*

当分割电地平面后,造成信号最短回流路径断裂,此时,信号回路不得不绕道,形成很大的环路面积,电场和磁场的影响就变强了,容易干扰/被干扰.在分割区上跨接0欧电阻,可以提供较短的回流路径,减小干扰.

*配置电路*

一般,产品上不要出现跳线和拨码开关.有时用户会乱动设置,易引起误会,为了减少维护费用,应用0欧电阻代替跳线等焊在板子上.

空置跳线在高频时相当于天线,用贴片电阻效果好.

*其他用途*

布线时跨线，调试/测试用临时取代其他贴片器件 ，作为温度补偿器件

用好去耦电容。好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对 40MHz以上的噪声几乎不起作用。

1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。

去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uf，对微控制器构成的系统，取0.1~0.01uf之间都可以。

3、 降低噪声与电磁干扰的一些经验。

(1) 能用低速芯片就不用高速的，高速芯片用在关键地方。

(2) 可用串一个电阻的办法，降低控制电路上下沿跳变速率。

(3) 尽量为继电器等提供某种形式的阻尼。

(4) 使用满足系统要求的最低频率时钟。

(5) 时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地(6) 用地线将时钟区圈起来，时钟线尽量短。

（7）I/O驱动电路尽量靠近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。