强化移动运算火力芯片商祭出独家视频/通讯IP

   行动装置影像和通讯子系统性能可望全面进化。行动装置导入4G通讯技术后，不论影像或通讯子系统的设计均更加复杂，因此矽智财(IP)与晶片商已分别提出独特的视讯运算及LTE晶片设计IP，协助装置制造商提升产品效能。

行动装置市场正转向显示与通讯规格竞争，牵动晶片商重绘技术发展蓝图。随着行动装置显示、通讯规格不断升级，不仅为系统应用处理器带来庞大运算负担，也加重周边影像和无线连结子系统的设计挑战；因而驱动矽智财(IP)、系统单晶片(SoC)设计服务与制造业者，竭力催生客制化特定标准产品(CSSP)桥接晶片、影像/视讯资料层处理单元(IVP DPU)，并积极改良长程演进计划(LTE)软硬体设计平台。  
在2013年电子高峰论坛(Globalpress Electronics Summit)中，包括快辑(QuickLogic)、Tensilica和Algotochip等IP和晶片商均正加速朝此研发方向迈进，期加速晶片、终端装置开发时程，并全面提升系统处理效能。  

手机升级背后功臣　CSSP激发AP超水准实力

随着手机导入LTE、802.11ac通讯技术，并升级全高画质(FHD)显示规格、千万画素相机，已使内部影像处理、无线连结等子系统复杂度倍增，因而也带动手机处理器和品牌厂抢搭各种CSSP方案，以优化应用处理器与各子系统资料连结，全力发挥高速运算价值。  


图1    QuickLogic总裁暨执行长Andy Pease认为，透过CSSP可强化应用处理器与手机各子系统的连结功能。
美商快辑(QuickLogic)总裁暨执行长Andy Pease(图1)表示，CSSP在行动装置子系统设计中的重要性正与日俱增，主要系手机品牌厂考量产品差异化设计，以及快速上市的需求，必须在应用处理器与周边子系统连接架构方面下工夫，才能突显独特功能优势并加速升级至最新通讯、显示规格，以抢占市场先机；因此，具备软硬体可编程能力，且能支援用户独家韧体及驱动程式的CSSP桥接晶片，近来已逐渐受到品牌厂、原始设备制造商(OEM)青睐。  

除产品功能与上市时程考量外，Pease还强调，手机制造商也相当看重产品的设计延伸性、物料清单(BOM)成本，因此在手机各部功能规格快速演进的情况下，多数业者皆倾向导入成本较特定应用积体电路(ASIC)更便宜的CSSP方案，进而降低新一代机种的印刷电路板(PCB)设计变动幅度及研发开支。  

因应市场发展趋势，QuickLogic已锁定行动装置记忆体、无线通讯、显示器传输介面及输入/输出(I/O)四大子系统(图2)，全力协助处理器及品牌业者打造专属的CSSP。Pease指出，2013年第四季，QuickLogic将针对上述应用发布三款新的CSSP桥接晶片解决方案，进一步提高子系统资料运算速度，并分摊主处理器的庞大运算负担，以减轻整体系统功耗。  


图2    行动装置处理器与四大子系统的连接架构　资料来源：QuickLogic
值此同时，高通(Qualcomm)、联发科及博通(Broadcom)等一线处理器大厂，亦已对CSSP展现浓厚兴趣，期藉此发挥旗下行动处理器的百分之百运算实力。Pease分析，尽管行动晶片的核心数量、时脉和整合度不断攀升，但与周边子系统的连结方案不能同步升级，还是英雄无用武之地，所以业界近期遂将行动装置研发焦点转移至CSSP桥接晶片上，刺激相关元件需求升温。  

Pease也透露，由于CSSP与应用处理器的连结非常紧密，设计上也息息相关，因此QuickLogic正与多家处理器业者合作，以因应市场脉动而迅速推陈出新。现阶段，该公司针对行动装置各部子系统开发的CSSP桥接解决方案，亦已打进一线晶片商的参考设计建议清单，有助其持续扩张市场渗透率。  

除透过桥接晶片增强行动装置的运算能力外，由于萤幕解析度、镜头画素激增，造成中央处理器(CPU)负荷加剧，因此业界亦掀起在SoC中导入特定影像运算单元的新作法，更进一步推升画素处理速度。其中，Tensilica近期推出新一代IVP DPU，可提供较CPU快十到二十倍的画素处理能力，正大举抢进行动装置、汽车先进驾驶辅助系统(ADAS)。  
比CPU快二十倍　IVP DPU掀画素运算革命

图3    Tensilica创办人暨技术长Chris Rowen认为，随着行动装置SoC的设计益发复杂，特定应用IP的重要性将愈来愈显著。
Tensilica创办人暨技术长Chris Rowen(图3)表示，行动装置及汽车ADAS对高解析、动态影像处理的要求日益严格，单靠系统内部多核心CPU、绘图处理器(GPU)已力有未逮，且将引发大量功耗；因而须导入专门执行多管线(Pipeline)画素运算的IVP DPU，方能有效强化视讯讯号处理、杂讯滤波能力和画面稳定性，协助系统业者开发更先进的影像应用功能。 

Rowen进一步指出，为满足行动装置导入高动态范围(HDR)、脸部辨识、低光照补偿和数位变焦(Digital Zoom)功能，汽车ADAS所需的高速影像侦测、分析机制，以及数位电视的影像后处理、手势控制等新设计需求(图4)；已有几家处理器、系统业者研拟采用IVP DPU打造特定影像子系统，藉以协助主处理器分担大量画素运算工作，相关解决方案将于2014年大量出炉。 


图4    各种显示装置对影像应用功能的导入需求　资料来源：Tensilic
据悉，IVP DPU基于数位讯号处理器(DSP)核心架构，采用台积电28奈米(nm)先进制程降低生产成本与占位空间，并内建8、16及32位元画素处理专属指令集，因而具备强大的平行运算能力。 

Rowen分析，由于CPU、GPU各侧重于逻辑运算，以及浮点运算和3D绘图功能，因此在高吞吐量的画素处理方面皆不及IVP DPU；相形之下，IVP DPU最高达到每秒数千亿画素运算效能，可在较低耗能的情况下，比GPU处理速度快上几倍，甚至提供较CPU高十到二十倍的峰值性能(图5)。 


图5    IVP DPU与CPU、GPU画素处理能力比较　资料来源：Tensilica
事实上，不仅行动装置、车用影像子系统设计也亟须改良，其他无线通讯、输入/输出(I/O)和记忆体等子系统架构亦须导入更复杂的管理机制；因应此趋势，电子设计自动化(EDA)工具商--益华电脑(Cadence)已于今年3月购并Tensilica，进而壮大其IP工厂(IP Factory)的发展计划，以提供SoC开发商最佳设计支援，并加快客户产品上市时程。 

无独有偶，来自美国加州的IC设计服务公司Algotochip，亦因应LTE系统设计复杂度大增的情形，开发出一套可编程SoC架构设计平台--蓝盒子(Blue-Box)，并与ARM、Tensilica等IP供应商紧密合作，可实现在8?16周内将客户的C程式码转换成可量产SoC架构的创举，进而加速LTE相关产品的上市时程。 

加速4G产品上市　SoC设计平台需求加温


图6    Algotochip创办人暨技术长 Satish Padmanabhan认为，SoC设计挑战益发艰难，IP供应商、IC设计业者已很难再单打独斗。
Algotochip创办人暨技术长Satish Padmanabhan(图6)表示，Algotochip可透过专属的可编程SoC设计平台，整合各种微处理器(MPU)核心、演算法、制程设计套件(PDK)与软体编译器，并计算出最适合的数位SoC微架构、电路布局与软体配置模式；如此一来不仅能加快LTE系统中，DSP、现场可编程闸阵列(FPGA)或ASIC的开发时程，还可透过修改C程式码的方式，快速满足特殊应用功能设计需求。 

Padmanabhan强调，由于LTE强调高传输速率，因此处理器须针对相关讯号快速进行编码及解码，同时须在低功耗的前提下，导入更多软体及IP区块以增强运算功能，导致设计愈来愈复杂；在晶片商、系统厂均面临产品上市时程的压力下，对SoC设计与分析平台的需求已明显涌现，为Algotochip带来新的市场发展契机。 

其中，ARM、Tensilica等IP供应商已相中Algotochip的SoC设计能力，持续与其扩大合作，藉以整合旗下多元IP阵容，并提供全方位参考设计予晶片业者。Padmanabhan指出，Algotochip将与IP、软体、晶圆厂等合作夥伴打造完整的SoC制造生态系统，并将陆续导入台积电40、28奈米先进制程，提供高效能、低功耗的LTE晶片设计方案。目前该公司已启动数个40奈米LTE Turbo Decoder设计案，预计下半年发布成果。 

随着各国电信商加速推进LTE商转，Algotochip主要投资者日东电工(Nitto Denko)也计划在2013年加码投资，以增强该公司的工程研发实力，进一步圈地日本、中国大陆LTE市场商机。 

Padmanabhan更透露，未来Algotochip也将抢进智慧电网(Smart Grid)市场，藉由蓝盒子强大的软硬体整合能力，协助相关业者克服多通讯标准、低功耗的智慧电网晶片设计挑战。