北京时间9月28日早间消息,加拿大公司Chipworks本周早些时候公布了iPhone 5s中A7芯片、M7“运动协处理器”及其他一些元件的照片。该公司周五又公布了A7芯片的晶体管布局照片,分析了这款芯片上的不同元件。
Chipworks强调,该公司尚未对芯片电路进行完整分析,因此对这些元件的确认仍只是暂时性的。该公司表示:“关于发布的照片,我们需要提示,这只是最好的猜测。我们没有完成真实电路分析,以进行确认。双核CPU和缓存占晶片面积的17%,四核GPU(图形处理单元)和共享逻辑电路占约22%。CPU本身的封装方式与A6不同,更类似传统自动化布局。不过林利·格文奈普(Linley Gwnenap)认为这是由苹果公司设计的,而不是最初的ARM A53/67设计。”
分析显示,在公布的照片中,CPU部分位于芯片左下角,而四核GPU位于右下角。AnandTech此前的分析显示,这一图形模块采用了Imagination Technologies的PowerVR G6430。
此外在GPU上方,这款芯片右侧存在一块很大的静态RAM(SRAM)模块。Chipworks认为,根据这一尺寸,其存储容量约为3MB。这是一个非常安全的存储空间,可能被用于存储Touch ID指纹传感器的数据。在此前的A6芯片上并没有这样的SRAM模块。
相对于苹果公司此前的芯片设计,A7芯片更标准。其尺寸仅略大于A6芯片,但性能要强大很多。(维金)
关键字:苹果A7芯片 SRAM
引用地址:苹果A7芯片电路照片曝光 新增SRAM模块
Chipworks强调,该公司尚未对芯片电路进行完整分析,因此对这些元件的确认仍只是暂时性的。该公司表示:“关于发布的照片,我们需要提示,这只是最好的猜测。我们没有完成真实电路分析,以进行确认。双核CPU和缓存占晶片面积的17%,四核GPU(图形处理单元)和共享逻辑电路占约22%。CPU本身的封装方式与A6不同,更类似传统自动化布局。不过林利·格文奈普(Linley Gwnenap)认为这是由苹果公司设计的,而不是最初的ARM A53/67设计。”
分析显示,在公布的照片中,CPU部分位于芯片左下角,而四核GPU位于右下角。AnandTech此前的分析显示,这一图形模块采用了Imagination Technologies的PowerVR G6430。
此外在GPU上方,这款芯片右侧存在一块很大的静态RAM(SRAM)模块。Chipworks认为,根据这一尺寸,其存储容量约为3MB。这是一个非常安全的存储空间,可能被用于存储Touch ID指纹传感器的数据。在此前的A6芯片上并没有这样的SRAM模块。
相对于苹果公司此前的芯片设计,A7芯片更标准。其尺寸仅略大于A6芯片,但性能要强大很多。(维金)
上一篇:ARM强调开放市场 建立完整生态体系
下一篇:高通颜辰巍谈芯片发展:功能强大离不开软硬结合
推荐阅读最新更新时间:2024-05-03 13:21
详解苹果28纳米A7芯片,M7协处理器和各种内部芯片
今天Chipworks和iFixit公布了A7和M7芯片的内部构造以及iPhone 5s其他组件,这让我们能对iPhone 5s的内部有更好的理解。Chipworks通过使用“离子束刻蚀机”将芯片最外层去除掉,随后使用透射型电子显微镜对这些芯片进行了分析。结果发现,苹果A7处理器使用三星28纳米Hi K金属栅栏工艺。 苹果在本月早些时候的媒体发布会上推出了两款全新iPhone,苹果在发布会上提到iPhone 5s搭载的全新A7芯片包含10亿晶体管,而更小的M7运动协处理器则能测量来自加速感应器、陀螺仪和指南针的运动数据,这样使得健身、导航等功能更省电。 Chipworks通过使用“离子束刻蚀机”将芯片最外层去除掉,
[手机便携]
OK6410A 开发板 (四) 2 OK6410A 裸机 ethernet SRAM接口
硬件 控制器侧 SROM controller 无SFR寄存器(不用配置SROM) 内存范围 : 0x1800_0000 0x1FFF_FFFF 128MB SROMC Bank 1 硬件接口 : SRAM接口 设备侧 DM9000A + 水晶头座子 寄存器个数 : 46个 内存范围 : 无 (可以根据访问的地址来控制CMD线,从而来选中寻址端口) 但是有寻址端口 // CMD是 地址线上的一条 index port // CMD=0 data port // CMD=1 在 OK6410A 的电路图上 DM9000A 的 CMD 管脚 接了 S3C6440 的 XM0ADDR2 所以只要访问地址的 bit 为
[单片机]
SRAM数据保存时间
在用原子哥标准库版本跑SRAM例程,没有问题,SRAM容量识别出来是1024k 而再用原子哥HAL版本跑SRAM历程,就出现了问题。读出来的SRAM容量永远只有4K, 将两个例程再三比对,发现在SRAM数据保存时间处存在差异 FSMC_ReadWriteTim.DataSetupTime=0x08; 标准库版本的将这个时间设置的长一些。后来在HAL库中将其数据保存时间该长一些,问题就解决了。 FSMC_DataSetupTime,控制FSMC的速度,越大越慢 但某些玄学原因,比如电路原因,SRAM芯片老化。将这个时间设置太短,可能会出错。 这个值的设置建议从大到小试,在保证可用的前提下,越小越好。
[单片机]
基于位线循环充电SRAM模式的自定时电路设计
随着集成 电路 制造工艺和制造技术的发展,SRAM存储芯片在整个SoC芯片面积中所占比例越来越大,而SRAM的功耗也成为整个SoC芯片的主要部分。同时,CPU的工作频率逐年提高,从1999年的1.2 GHz增长到2010年的3.4 GHz。而且,这一趋势还在进一步加强。CPU工作频率的增加对SRAM的工作频率提出很高的要求。 针对以上,提出位线循环 充电 (CRSRAM)SRAM结构,它主要是通过降低位线电压的摆幅来降低功耗。采用双模式自定时电路(DMST)则主要是根据读写周期的不同来产生不同的时序信号,从而提高读写速度。基于不同SRAM存储阵列结构,虽然这种技术能有效地改善SRAM的功耗和速度,但它们却从来没有被有效地结合在一
[模拟电子]
关于STM32F407开发板的几种内存总结,SRAM,FLASH,EEPROM
常见存储器概念:RAM、SRAM、SDRAM、ROM、EPROM、EEPROM、Flash存储器可以分为很多种类,其中根据掉电数据是否丢失可以分为RAM(随机存取存储器)和ROM(只读存储器),其中RAM的访问速度比较快,但掉电后数据会丢失,而ROM掉电后数据不会丢失。 可以知道SRAM属于RAM,掉电后数据丢失;FLASH和EEPROM属于ROM,掉电后数据不丢失。 FLASH和EEPROM的区别在于:Flash存储器,适用于速度要求高,容量要求大,掉电时要求数据不丢失的场合;EEPROM适用于速度不高,容量不大,掉电时要求数据不丢失的场合。 了解这些之后,翻看开发板的开发手册统计一下用到了哪些内存。 1.芯片自
[单片机]
小广播
热门活动
换一批
更多
最新手机便携文章
- 曝iPhone SE 4首发苹果自研5G基带:明年3月登场
- 曝iPhone 17全系首发3nm A19系列芯片:无缘台积电2nm工艺制程
- 供应链称上游元器件要大降价:国产手机现涨价潮后会主动下调售价吗
- 消息称苹果将拿出近 1 亿美元用于解除印尼 iPhone 16 系列销售禁令
- 消息称塔塔公司收购和硕在印度的唯一一家iPhone工厂,深化与苹果合作
- 苹果遭4000万英国iCloud用户集体诉讼,面临276亿元索赔
- 消息称苹果、三星超薄高密度电池均开发失败,iPhone 17 Air、Galaxy S25 Slim手机“变厚”
- 美光亮相2024年进博会,持续深耕中国市场,引领可持续发展
- Qorvo:创新技术引领下一代移动产业
更多精选电路图
更多热门文章
更多每日新闻
更多往期活动
11月22日历史上的今天
厂商技术中心