2016年FPGA供货商营收排行榜；

实时图像处理、高速数据运算处理要求其系统具有对数据处理速度快、数据吞吐率高以及多任务处理功能。目前大多数方案都是采用HPI数据传输方式，将ARM和DSP进行组合完成一些图像处理，DSP处理器只是完成图像采集、压缩、编码等简单的处理 工作，不能满足实时的智能识别或大数据量运算的视频处理要求。在应用领域方面也会因其处理速度问题受到一定的限制。 例如，胎儿性别屏蔽项目中，要对实时视频进行性别部位的检测和屏蔽，若采用单DSP则会出现漏帧或视频不流畅；应用于高速运动物体跟踪时，单DSP无法实现实时运动物体跟踪，例如汉王科技的运动检测和海康威视运动检测，都不能实时检测，即使检测也会出现漏检现象和视频不流畅。当处理4CIF或者更大图像时

　　 l 引言 　　随着科学技术和国民经济的发展，电能需求量日益增加，对电能质量的要求也越来越高。这对电能质量的监测提出了挑战。电能质量的监测往往需要多通道数据采集，但因其覆盖面积大，周期性强，采集数据量大，因此对数据采集系统的采集、传输速度和精度提出了较高的要求。常用的数据采集方案往往采用单片机或数字信号处理器(DSP)作为控制器。以控制模数转换器(ADC)、存储器和其他外围电路的工作。但因单片机自身指令周期及处理速度的影响，很难达到多通道高速数据采集系统的要求，虽然DSP可以实现较高速的数据采集，但在提高其速度的同时，也增加了系统成本。现场可编程门阵列(FPGA)以其时钟频率高，内部延时小，速度快，效率高，组成形式灵活等特点

据外媒报道，Xilinx将在星期一举办的年度分析师日中公布重大消息：宣布与一个新的代工厂进行合作。 根据分析师所述，FPGA供应商赛灵思极有可能在28nm时采用TSMC来进行代工制造。 Broadpoint AmTech的一位分析师称，该消息会在分析日当天正式宣布。 实际上，与Altera不同，Xilinx一直采用的是双代工厂策略，包括采用UMC的45nm进行Virtex-6芯片制造以及采用三星进行的40nm Spartan-6代工合作。而在45nm制程上，Xilinx落后于采用TSMC代工的Altera公司。 该位分析师表示：“Xilinx一直与Altera在芯片制程的路线图上进行竞争，我们

    美国阿尔特拉公司（Altera）发布了预定于2015年底供应样品的高端FPGA“Stratix 10”的详情。Stratix 10由2015年6月1日（美国时间）宣布收购阿尔特拉的美国英特尔公司代工，是利用14nm工艺制造的FPGA。        Stratix 10虽然以前就公布了概要，但披露器件产品线等详情还是首次。预定于2015年第四季度供应样品。 图1：接受《日经电子》采访的阿尔特拉产品营销高级总监Patrick Dorsey        Stratix 10通过改善FPGA架构，将实现该公司以往产品“Stratix V”约2倍的性能。不仅在逻辑元件（LE）内，还在LE外部的布线部分设置几百万个寄存器，

在汽车电子中广为采用的微控制器(MCU)经过全速发展目前遇到了时间和成本障碍。采用MCU带来的主要好处一直体现在高水平的系统集成和相对低的成本。但在使用MCU时存在远超过这些器件本身价值的额外隐性成本。例如，若选用的器件不具备所需的全部特性，则必须增加外部逻辑、软件或其它集成器件。 另外，在当今汽车领域，终端市场需求的善变更是屡见不鲜，想用的MCU常常无从购买。甚至许多有专门特性和固定数量专用接口的MCU经过短暂的评估阶段后就不再能满足市场需求，系统供应商不得不重新设计硬件及编写相关软件，在某些情况甚至必须改变处理器内核。 微控制器的两难处境 微控制器制造商面对的是影响整个市场的挑战。MCU是一种特殊应用的产品；因此每一应用都

　在视音频嵌入解嵌系统中，嵌入音频、音频解嵌与音频转换成音频帧标准格式输出都是工作在不同的时钟频率下的。多时钟带来的问题就是如何设计异步时钟之间的接口电路。 　异步FIFO存储器是一种在数据交互系统中得到广泛应用的先进先出逻辑器件，具有容纳异步信号的频率(或相位差异)的特点。使用异步FIFO可以在两个不同时钟系统之间快速而方便地传输实时数据。因此，异步FIFO被广泛应用于实时数据传输、网络接口、图像处理等方面。 　虽然目前也出现了一些通用的异步FIFO内核，但在一些具体环境下其工作效率并不是最理想的。针对这个问题，本文介绍了一种适合音频解嵌的高效异步FIFO，对通用异步FIFO进行了一些改进，最后利用Verilog HDL硬件描述

“有客户告诉我，如果在价格相同的情况下，他们会选择功耗更低的绿色环保的产品。”赛灵思亚太区通信业务拓展高级经理梁晓明道出了如今企业的需求。 日前由EEWORLD承办的中国电子技术年会低功耗创新设计论坛在深圳如期举行，会议上，梁晓明为与会者展示了赛灵思新一代低功耗技术。 降低功耗带来的好处毋庸置疑，但随着技术趋势的不断推演，系统功耗也随之增加。梁晓明解释，首先随着晶体管的尺寸不断缩小，栅氧化层变薄，更短通道的晶体管会带来严重的电流泄漏。其次，随着处理量的增加，工作频率也需要随之提高，动态功耗也会相应的增加。而更大容量的逻辑单元也会令每个器件产生更多的功耗。 但赛灵思并不恐惧来自工艺及架构带来的挑战，“赛

1 DDS原理 1.1 书上的解释 DDS（Direct Digital Synthesizer）技术是一种全新的频率合成方法，是从相位概念出发直接合成所需波形的一种频率合成技术，通过控制相位的变化速度，直接产生各种不同频率、不同波形信号的一种频率合成方法。 系统的核心是相位累加器，其内容会在每个时钟周期（system clock）更新。相位累加器每次更新时，存储在Δ相位寄存器中的数字字M就会累加至相位寄存器中的数字。假设Δ相位寄存器中的数字为00…01（即M=1），相位累加器中的初始内容为00…00。相位累加器每个时钟周期都会按00…01（M=1）更新。如果累加器为32位宽，则在相位累加器返回至00…00前需要2^32(超过