据日经新闻报道, ASML在2019年出售了26台极紫外线(EUV)光刻设备,英国调查公司Omdia的咨询总监南川明推测“大概一半是面向台积电”。
先进制程成为晶圆代工厂商相互竞争的关键领域,台积电2019年以极紫外线(EUV)光刻技术生产7纳米制程,让台积电连续两季创下同期新高纪录,全球独家供应EUV光刻设备的荷商ASML功不可没。 台积电在受托生产其他公司设计的半导体芯片的代工领域掌握世界的5成份额,客户包括华为技术等。
据了解,去年Q4季度,ASML出货了8台EUV光刻机,收到了9台EUV光刻机订单,全年EUV光刻机订单量达到了62亿欧元,总计出货了26台EUV光刻机,比2018年的18台有了明显增长,使得EUV光刻机的营收占比也从23%提升到了31%。
ASML是全球唯一可量产EUV光刻机的大厂,无论三星、台积电、英特尔、中芯国际等半导体大厂,全都要靠ASML生产的EUV光刻机,才能在先进纳米制程中导入EUV光刻技术。
此前,ASML预计2020年交付35台EUV光刻机,2021年则会达到45台到50台的交付量,是2019年的两倍左右。
关键字:EUV
引用地址:
ASML 2019年出售26台EUV设备,机构:台积电或占一半
推荐阅读最新更新时间:2024-10-22 11:38
消息称三星电子测试 TEL 公司 Acrevia GCB 设备以改进 EUV 光刻工艺
9 月 3 日消息,据韩媒 The Elec 昨日报道,三星正对 Tokyo Electron (TEL) 的 Acrevia GCB 气体团簇光束(IT之家注:Gas Cluster Beam)系统进行测试。 TEL 的 Acrevia GCB 系统发布于今年 7 月 8 日,可通过气体团簇光束对 EUV 光刻图案进行局部精确整形,从而修复图案缺陷、降低图案粗糙度。 业内人士认为 TEL 的 Acrevia 系统可起到与应用材料 Centura Sculpta 系统类似的作用,即直接对 EUV 曝光图案塑形,减少成本高昂的 EUV 多重曝光,进而缩短光刻流程并提升整体利润率。 此外 Acrevia 系统还可用于消除在 EUV
[半导体设计/制造]
三星被曝最快 2024 年底前开始安装首台 ASML High-NA EUV 光刻机
8 月 16 日消息,首尔经济日报昨日(8 月 15 日)报道,三星将于 2024 年第 4 季度至 2025 年第 1 季度期间,安装首台来自 ASML 的 High-NA EUV 光刻机,并预估 2025 年年中投入使用。 报道称三星将在其华城园区内安装首台 ASML Twinscan EXE:5000 High-NA 光刻机,主要用于研发目的,开发用于逻辑和 DRAM 的下一代制造技术。 三星计划围绕高 High-NA EUV 技术开发一个强大的生态系统:除了收购高 NA EUV 光刻设备外,三星还与日本 Lasertec 公司合作开发专门用于 High-NA 光掩膜的检测设备。 IT之家援引 DigiTimes 报道,三星
[半导体设计/制造]
消息指台积电最快 2028 年 A14P 制程引入 High NA EUV 光刻技术
7 月 29 日消息,台媒《电子时报》(DIGITIMES)今日报道称,台积电最快在 2028 年推出的 A14P 制程中引入 High NA EUV 光刻技术。 ▲ ASML EXE:5000 High NA EUV 光刻机 台积电目前正式公布的最先进制程为 A16,该工艺将支持背面供电网络(BSPDN),定于 2026 下半年量产。从目前消息来看,在 A16 上台积电仍将采用传统的 Low NA (0.33NA) EUV 光刻机。 台媒在报道中表示,台积电在 A16 后的下一代工艺 A14 预计于 2026 上半年进入风险试产阶段,最快 2027 年三季度量产,该节点的主力光刻设备仍将是 ASML 的 NXE:3800E
[半导体设计/制造]
消息称三星电子2nm工艺EUV曝光层数增加30%以上,未来SF1.4节点有望超30层
7 月 23 日消息,韩媒 The Elec 本月 17 日报道称,三星电子预计于明年推出的 2nm 先进制程将较现有 3nm 工艺增加 30% 以上的 EUV 曝光层数,达“20~30 的中后半段”。 韩媒在报道中提到,根据产品性质的不同,即使同一节点曝光层数量也并非完全固定。不过总体来说,三星电子 3nm 工艺的平均 EUV 曝光层数量仅为 20 层; 而在预计于 2027 年量产的 SF1.4 制程中,EUV 曝光层的数量有望超越 30 层。 ▲ ASML 新一代 0.33NA EUV 光刻机 NXE:3800E 随着先进制程的演进,对晶体管尺寸的要求逐渐严苛。而在曝光层中用 EUV 光刻取代传统 DUV,可实现更高光刻
[半导体设计/制造]
韩国半导体厂商周星工程研发 ALD 新技术,降低 EUV 工艺步骤需求
7 月 16 日消息,韩媒 The Elec 报道,韩国半导体公司周星工程(Jusung Engineering)最新研发出原子层沉积(ALD)技术,可以在生产先进工艺芯片中降低极紫外光刻(EUV)工艺步骤需求。 极紫外光刻(EUV)又称作超紫外线平版印刷术,是一种使用极紫外光波长的光刻技术,目前用于 7 纳米以下的先进制程,于 2020 年得到广泛应用。 周星工程董事长 Chul Joo Hwang 表示当前 DRAM 和逻辑芯片的扩展已达到极限,因此需要像 NAND 一样,通过堆叠晶体管的方式克服这个问题。 半导体行业如果想要把晶体管微缩到更小尺寸,一种方案就是堆叠晶体管,其中一个佐证是深紫外线(DUV)设备有望用于生产 3D
[半导体设计/制造]
可量产0.2nm工艺!ASML公布Hyper NA EUV光刻机
ASML去年底向Intel交付了全球第一台High NA EUV极紫外光刻机,同时正在研究更强大的Hyper NA EUV光刻机,预计可将半导体工艺推进到0.2nm左右,也就是2埃米。 ASML第一代Low NA EUV光刻机孔径数值只有0.33,对应产品命名NXE系列,包括已有的3400B/C、3600D、3800E,以及未来的4000F、4200G、4X00。 该系列预计到2025年可以量产2nm,再往后就得加入多重曝光,预计到2027年能实现1.4nm的量产。 High NA光刻机升级到了0.55,对应产品EXE系列,包括已有的5000、5200B,以及未来的5400、5600、5X00。 它们将从2nm以下工艺起步,Int
[半导体设计/制造]
ASML 着眼未来:考虑推出通用 EUV 光刻平台,覆盖不同数值孔径
5 月 23 日消息,据荷兰媒体 Bits&Chips 报道,ASML 顾问、前任 CTO 马丁・范登布林克(Martin van den Brink)近日称,这家光刻机制造商考虑推出一个通用 EUV 光刻平台。 范登布林克在本月 21~22 日举行的 2024 年度 imec ITF World 技术论坛上表示: 我们提出了一个长期(也许十年)的路线图:我们将拥有一个包含 Low NA(0.33NA)、High NA(0.55NA)和 Hyper NA(预计为 0.7NA 以上) EUV 系统的单一平台。 根据瑞利判据公式,更高的数值孔径意味着更好的光刻分辨率。 范登布林克表示,未来的 Hyper NA 光刻机将简化先进制程
[半导体设计/制造]
光刻技术进化,ASML 探索 Hyper-NA EUV:2030 推进至 0.7nm 工艺
缩小晶体管尺寸对于持续提升芯片性能至关重要,半导体行业从未停止探索缩小晶体管尺寸的方法。 ASML 首席技术官 Martin van den Brink 在 2022 年 9 月接受采访时表示,光刻技术经过数十年的创新发展之后,High-NA EUV 可能走到了该技术的尽头。 ASML 经过 1 年多的探索,有种“船到桥头自然直,柳暗花明又一村”的突破,Brink 在《2023 年度报告》中提出了 Hyper-NA EUV 概念,有望 2030 年问世。 IT之家翻译 Brink 在《报告》中内容如下: NA 高于 0.7 的 Hyper-NA 无疑是新机遇,将成为 2030 年之后的新愿景。Hyper-NA 和逻辑电路息息相关
[半导体设计/制造]