缩小晶体管尺寸对于持续提升芯片性能至关重要,半导体行业从未停止探索缩小晶体管尺寸的方法。
ASML 首席技术官 Martin van den Brink 在 2022 年 9 月接受采访时表示,光刻技术经过数十年的创新发展之后,High-NA EUV 可能走到了该技术的尽头。
ASML 经过 1 年多的探索,有种“船到桥头自然直,柳暗花明又一村”的突破,Brink 在《2023 年度报告》中提出了 Hyper-NA EUV 概念,有望 2030 年问世。
IT之家翻译 Brink 在《报告》中内容如下:
NA 高于 0.7 的 Hyper-NA 无疑是新机遇,将成为 2030 年之后的新愿景。Hyper-NA 和逻辑电路息息相关,成本比 High-NA EUV 双重曝光(Double Patterning)更低,也为 DRAM 带来新机遇。
而对于 ASML 来说,Hyper-NA 可以推动我们的整体 EUV 能力平台,以改善成本和交付周期。
Low-NA EUV
ASML 现有的 Low-NA EUV 光刻工具孔径数值(NA)为 0.33,线宽 / 关键尺寸(CD)为 13.5nm,单次曝光下能够产生最小 26nm 的金属间距、25-30nm 的 T2T(针尖对针尖,切割线末端之间的距离)互连间距,足以生产 4nm / 5nm 工艺的芯片。
而 3nm 工艺需要 T2T 互连间距缩短到 21-24nm,台积电的 N3B 工艺技术使用 Low-NA EUV 光刻工具,通过双重曝光的方式,来尽可能地缩短间距,因此成本大幅提升。
High-NA EUV
ASML 近期开始向英特尔交付的 High-NA EUV 的孔径数值为 0.55,其线宽为 8nm,理论上可以打印最小 8nm 的金属间距产品,对于 3nm 工艺来说非常有用,在双重曝光下甚至可以生产 1nm 芯片。
ASML 的 High-NA Twinscan EXE 光刻机代表了该公司技术的巅峰,每台设备重达 150,000 公斤,相当于两架空客 A320 客机,需要 250 个集装箱运输,运到客户手里后还要再由 250 名工程师花费六个月的时间组装。
Hyper-NA EUV
金属间距在 1nm 之后会更小,因此 ASML 需要更先进的工具,这也引出了 Hyper-NA EUV 概念。
Brink 在接受 Bits & Chips 采访时证实,公司正在研究 Hyper-NA 技术的可行性,不过,目前还没有做出最终决定。
ASML 正在调查开发 Hyper NA 技术,继续推进各项光刻指标,其中 NA 数值将超过 0.7,预计在 2030 年左右完成。
提高投影光学器件的数值孔径背后不仅需要付出高昂的成本,而且需要重新设计光刻工具,意味着在 High-NA EUV 基础上可能还要再扩大尺寸,而且需要开发新的组件,成本不可避免地上涨。
根据微电子研究中心 (IMEC) 的路线图,2030 年左右应该能推进到 A7 0.7nm 工艺,之后还有 A5 0.5nm、A3 0.3nm、A2 0.2nm。
IT之家查询 ASML 公司资料,一台 Low-NA EUV Twinscan NXE 机器售价起步 1.83 亿美元,如果需要其它配置还需要额外加钱。
而一台 High-NA EUV Twinscan EXE 工具的起步价格为 3.8 亿美元,可以预见 Hyper-NA 的起步价格会更高,甚至可能翻倍。
上一篇:为刻蚀终点探测进行原位测量,使用SEMulator3D®工艺步骤进行刻蚀终点探测
下一篇:新思科技与英特尔深化合作,以新思科技IP和经Intel 18A工艺认证的EDA流程加速先进芯片设计
推荐阅读最新更新时间:2024-11-18 06:01
- 创实技术electronica 2024首秀:加速国内分销商海外拓展之路
- 欧洲三大芯片巨头,重新审视供应链
- 一场IC设计业盛宴!10场论坛 200位演讲嘉宾,300+展商亮相2万平米专业展会!
- 富昌电子于杭州举办技术日活动,聚焦新能源“芯”机遇
- 消息称铠侠最快明天获上市批准,市值有望达 7500 亿日元
- 美国政府敲定对格芯 15 亿美元《CHIPS》法案补贴,支持后者提升在美产能
- SK 海力士宣布量产全球最高的 321 层 1Tb TLC 4D NAND 闪存,计划 2025 上半年对外出货
- 三星电子 NRD-K 半导体研发综合体进机,将导入 ASML High NA EUV 光刻设备
- 芯片大混战将启:高通、联发科涉足笔记本,AMD 被曝入局手机