SK海力士Q-lens技术改进了CMOS图像传感器

发布者:SereneWanderer最新更新时间:2020-06-15 来源: 爱集微关键字:海力士 手机看文章 扫描二维码
随时随地手机看文章

CIS(CMOS图像传感器)主要作为各种消费类和IT设备的成像器件,由于近年来CIS的市场规模迅速扩大,许多厂商都投入资金和人力进行研发,SK海力士公司以其半导体技术优势进入CIS领域后迅速扩张,凭借独有的Q-lens技术大大提高了图像传感器性能,增强了其在CIS市场中的竞争力。

CMOS图像传感器吸收从外部入射的光,以产生并储存光电荷,然后利用滤色器来仅通过特定颜色的光进行成像。然而随着摩尔定律的演进,感光芯片的尺寸规模不断缩小,当尺寸小于1.12微米级别时,像素点感光面积的缩小将显著降低成像效果,从而在图像清晰度和成像效果之间产生矛盾:即为了在单位面积上整合更多像素应该缩小尺寸,而为了获得更好的成像效果应该增加每个像素的感光面积,这一平衡点难以把握。另一方面,当从外部入射至图像传感器上的光具有大的入射角时,设备的表面的反射因数可能增加导致光效率降低,从而可能降低重现图像时的清晰度。

在这种情况下,海力士公司于2015年3月19日提出了一项名为“具有微透镜的图像传感器”的发明专利(申请号:201510102498.7),申请人为SK海力士有限公司。此项专利提供了一种能够提高聚光效率的图像传感器,在滤色片和感光元件之间加入一层特别的透镜,使光线更为聚集地落在感光元件上。

图1 CMOS 图像传感器结构图

图1展示了CMOS图像传感器的示意性结构框图,包括形成在半导体衬底 105之上的像素阵列111、地址译码器121、列缓冲器131、模数转换器(ADC)141 以及控制器 151。像素阵列通常为光电二极管并布置为矩阵形式,是传感器的成像核心部件。地址译码器121将接收到的地址信号进行译码,并在像素阵列中指定与地址信号相对应的光电器件。列缓冲器131受控制器控制,缓冲从对像素阵列以列的方式输入的信号,以及输出缓冲的信号。ADC 141对列缓冲器输出的信号进行采样,转换成数字信号传递给控制器。控制器151控制地址译码器、列缓冲器和ADC,并接收ADC输出的信号传送至外部设备以储存或显示图像。

图2 像素阵列横截面图

像素阵列横截面如图2所示,从上至下依次是滤色器311、微透镜321、抗反射膜331和光电器件341。滤色器通常被配置为被配置成在从外部入射的光中阻挡紫外光和红外光,并且仅通过可见光,以有效的光信号进行成像。微透镜321用于会聚穿过滤色器的特定颜色的光,可由氮化硅 (SiN)或者氧化硅(SiO2)形成,在微透镜321与相邻的微透镜)之间,形成氧化物层327,使得相邻的微透镜不彼此干扰。抗反射膜用于防止从微透镜321发射出的光从光电器件341的表面反射,减少从光电器件341的表面反射的光来增加光电器件341的聚光效率,并消除由反射的光引起的干扰或漫射。光电器件将接收到的光信号转换为电信号,并将电信号输出至图1中的控制器或者外部设备。

中间的微透镜321作为此项专利的核心技术,通常为多阶梯结构。前两层为圆形形状,用作引导层的第三层325为矩形形状,其面积大小依次递增。第一层和第二层的厚度与第三层的厚度成反比,即当第一层和第二层具有大的厚度时,从外部入射的光的焦距减小,第三层厚度更低,反之亦然,这种透镜的结构可以显著地改善微透镜的光学特性(红光、绿光和蓝光的光传输效率和串扰),以更好的在下层的光电器件上成像。

以上就是SK海力士公司提出的新型图像传感器技术,利用中间的微透镜使光线聚集,使之更有效的落在感光元件上,这种方式能够显著提高感光芯片像素的感光效率,使得像素获得更多光线,提高图像传感器的性能,尤其是在昏暗环境中的成像质量。


关键字:海力士 引用地址:SK海力士Q-lens技术改进了CMOS图像传感器

上一篇:Mate 20系列升级到最新EMUI10.1
下一篇:豪威科技改进堆叠式的图像传感器

推荐阅读最新更新时间:2024-10-24 22:01

SK海力士宣布大规模量产12层HBM3E芯片,实现36GB最大容量
9 月 26 日消息,SK 海力士今日宣布,公司全球率先开始量产 12 层 HBM3E 芯片,实现了现有 HBM 产品中最大的 36GB 容量;公司将在年内向客户提供此次产品。 首次消息影响,SK 海力士股价在韩国涨超 8%,市值超过 120.34 万亿韩元(IT之家备注:当前约 6351.55 亿元人民币)。 据介绍,SK 海力士还堆叠 12 颗 3GB DRAM 芯片,实现与现有的 8 层产品相同的厚度,同时容量提升 50%。为此,公司将单个 DRAM 芯片制造得比以前薄 40%,并采用硅通孔技术(TSV)技术垂直堆叠。 此外,SK 海力士也解决了在将变薄的芯片堆叠更多时产生的结构性问题。公司将其核心技术先进 MR-MUF
[半导体设计/制造]
SK海力士:美股七大科技巨头均表达定制HBM内存意向
8 月 20 日消息,据韩媒 MK 报道,SK 海力士负责 HBM 内存业务的副总裁 Ryu Seong-soo 当地时间昨日在 SK 集团 2024 年度利川论坛上表示,M7 科技巨头都表达了希望 SK 海力士为其开发定制 HBM 产品的意向。 M7 即 Magnificent 7,指美股七大科技巨头苹果、微软、Alphabet(谷歌)、特斯拉、英伟达、亚马逊以及 Meta。 Ryu Seong-soo 提到其在周末仍不断工作,与 M7 企业进行电话沟通,并为满足这些企业的需求四处奔波以整合 SK 海力士内部和韩国各地供应链企业的工程资源。 这位高管认为,随着定制产品需求的增加存储行业即将迎来范式转变的临界点,SK 海力士将持续
[半导体设计/制造]
因 HBM3/3E 内存产能挤占,SK 海力士 DDR5 被曝涨价 15~20%
8 月 13 日消息,华尔街见闻报道称,SK 海力士已将其 DDR5 DRAM 芯片提价 15%-20%。供应链人士称,海力士 DDR5 涨价主要是因为 HBM3/3E 产能挤占。 今年 6 月就有消息称 DDR5 价格在今年有着 10%-20% 上涨空间:各大厂商已为 2024 年 DDR5 芯片分配产能,这表明价格已经不太可能下降;再加上下半年是传统旺季,预计价格会有所上涨。 ▲ SK 海力士 DDR5 DRAM SK 海力士等三大原厂采用 EUV 光刻的 1c nm DRAM 即将在 2024~2025 年推出。而从下代 1d nm 节点开始,先进内存将使用 EUV 多重曝光,大幅提升生产流程中 EUV 光刻环节的成本。
[半导体设计/制造]
因 HBM3/3E 内存产能挤占,SK <font color='red'>海力士</font> DDR5 被曝涨价 15~20%
SK 海力士率先展示 UFS 4.1 通用闪存,基于 V9 TLC NAND 颗粒
8 月 9 日消息,根据 SK 海力士当地时间昨日发布的新闻稿,该企业在 FMS 2024 峰会上展示了系列存储新品,其中就包括尚未正式发布规范的 USF 4.1 通用闪存。 根据 JEDEC 固态技术协会官网,目前已公布的最新 UFS 规范是 2022 年 8 月的 UFS 4.0。UFS 4.0 指定了每个设备至高 46.4Gbps 的理论接口速度,预计 USF 4.1 将在传输速率方面进一步提升。 ▲ JEDEC UFS 规范页面 SK 海力士此次展示了两款 UFS 4.1 通用闪存,容量分别为 512GB 和 1TB,均基于 321 层堆叠的 V9 1Tb TLC NAND 闪存。 而在 V9 NAND 闪存上,S
[半导体设计/制造]
消息指SK海力士加速NAND研发,400+层闪存2025年末量产就绪
8 月 1 日消息,韩媒 ETNews 报道称,SK 海力士将加速下一代 NAND 闪存的开发,计划 2025 年末完成 400+ 层堆叠 NAND 的量产准备,2026 年二季度正式启动大规模生产。 SK 海力士此前在 2023 年展示了 321 层堆叠 NAND 闪存的样品,并称这一颗粒计划于 2025 上半年实现量产。 ▲ SK 海力士 321 层 NAND 闪存 按照韩媒的说法,SK 海力士未来两代 NAND 的间隔将缩短至约 1 年,明显短于业界平均水平。 IT之家注:从代际发布间隔来看,美光从 232 层 NAND 闪存到 276 层用时 2 年,三星 V8 NAND 和 V9 NAND 间隔约 1.5 年。 韩媒
[半导体设计/制造]
消息称 SK 海力士考虑推动 NAND 业务子公司 Solidigm 在美 IPO
综合外媒《韩国经济日报》(Hankyung)与 Blocks & Files 报道,SK 海力士考虑推动 NAND 闪存与固态硬盘子公司 Solidigm 在美 IPO。 SK 海力士于 2020 年 10 月宣布收购英特尔 NAND 与 SSD 业务,而 Solidigm 是 SK 海力士于 2021 年底完成收购第一阶段后成立的独立美国子公司。 ▲ Solidigm D5-P5336,E1.L 规格,61.44TB 由于内外部因素的共同影响,Solidigm 成立后不久就陷入了连年亏损,从 2021 年二季度开始 12 个季度净利润为负值。 不过近来由于 AI 推理等服务器需求的迅速增长,在企业级固态硬盘上具有领先地位的
[半导体设计/制造]
SK 海力士加大环保投入,在芯片生产工艺中使用氟气替代三氟化氮
7 月 25 日消息,SK 海力士宣布将在芯片生产清洗工艺中使用更环保的气体 —— 氟气(F2)。 SK 海力士 2024 可持续发展报告显示,该公司原先将三氟化氮(NF3)用于芯片生产过程中的清洗工艺,用于去除沉积过程中腔室内部形成的残留物,其全球变暖潜能值(GWP)显著高于氟气(IT之家注:NF3 的 GWP 为 17200,而 F2 为 0)。 除此之外,SK 海力士还进一步增加了氢氟酸(HF)的使用量(可用于低温蚀刻设备),该气体的 GWP 为 1 甚至更低,远低于过去用于 NAND 通道孔蚀刻的氟碳气体。
[半导体设计/制造]
SK <font color='red'>海力士</font>加大环保投入,在芯片生产工艺中使用氟气替代三氟化氮
消息称 SK 海力士 HBM4 内存使用台积电 N5 版基础裸片
7 月 17 日消息,《韩国经济日报》(Hankyung)表示,SK 海力士将采用台积电 N5 工艺版基础裸片(Base Die)构建 HBM4 内存。 新一代 HBM 内存 HBM4 的 JEDEC 标准即将定案。而根据IT之家此前报道,SK 海力士的首批 HBM4 产品(12 层堆叠版)有望于 2025 年下半年推出。 SK 海力士和台积电双方于今年 4 月签署了合作谅解备忘录,宣布将就 HBM 内存的基础裸片加强合作。 而台积电在 2024 年技术研讨会欧洲场上表示,该企业准备了两款 HBM4 内存基础裸片,分别为面向价格敏感性产品的 N12FFC+ 版和面向高性能应用的 N5 版。 其中 N5 版基础裸片面积仅有 N1
[半导体设计/制造]
消息称 SK <font color='red'>海力士</font> HBM4 内存使用台积电 N5 版基础裸片
小广播
最新手机便携文章
换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved