国产EDA助力本土高端自动驾驶芯片大规模量产

发布者:花钱123最新更新时间:2020-09-25 来源: 国微思尔芯关键字:EDA 手机看文章 扫描二维码
随时随地手机看文章

在这个每天产生大量数据的时代,汽车正在从传统的交通工具转变为智能化、网联化的移动终端,与此同时, AI 芯片正充当着承载数据的基石,为 AI 完成的每一次计算提供必要的算力支持。作为汽车智能化发展的核心,车载 AI 芯片可谓是皇冠上的明珠,以之为核心的汽车智能计算平台作为汽车的“大脑”,正全面赋能自动驾驶基础设施,加速智能汽车与自动驾驶的商业化落地进程。

国微思尔芯原型验证工具助力黑芝麻智能驾驶芯片研发

作为全球智能驾驶计算平台领先企业,黑芝麻智能科技自 2016 年创立之初便深耕智能驾驶 AI 芯片、视觉感知核心技术开发与应用领域,通过与 EDA 解决方案提供商国微思尔芯(S2C)合作,黑芝麻于去年 8 月成功推出了面向 L2/L2.5 自动驾驶级别的华山一号 A500 芯片,并在不到300天的时间里顺利推出面向 L3/L4 自动驾驶级别的华山二号 A1000 芯片,为智能驾驶带来了高能效比、高算力利用率以及低延时的可靠国产解决方案。


华山二号 A1000 ,图源黑芝麻智能科技

在现有的边缘计算领域中,汽车作为少有的可以作为独立系统运行的完整计算平台并且承载着人身安全的重大责任,必须具备超高的计算性能、超高的能量效率以及超高的可靠性,具体落到车载芯片上,除满足上述要求外,还必须能够同时处理大规模的并发任务,而且需要进行多种模式的信息处理,这些都使车载计算芯片的复杂程度直线上升,再加上汽车行业独有的车规认证,任何一个步骤出现问题都将导致企业经济和市场机会的双重损失。

“我们把国微思尔芯的产品,从单颗 FPGA 的 Logic Module,到多颗 FPGA 的 Logic System,用在了我司面向自动驾驶的视觉感知芯片的原型验证上面,包括了芯片的 design 验证, firmware 以及 driver 的开发。其中核心 IP 的 design 包含了图像/视频处理、显示,计算机视觉,神经网络部分。”黑芝麻智能科技 ASIC 设计总监周斌添表示,“这些产品使用起来方便而且灵活,扩展性强,很大程度减少了我们的芯片原型验证时间。”

把 VU440 原型验证平台 和 Zynq ZCU102 进行连接,可以在验证 design 的基础上开发调试 firmware 和 driver。

多种产品+扩展子卡,大幅缩短开发流程

原型验证非常适用于对嵌入式软件内容有高要求的项目,可以满足对时间敏感同时性能要求也较高的市场需求。其使得软件团队能够在最终的系统集成中尽早开始工作。

国微思尔芯的 Prodigy Logic Module 与 Logic System 系列产品是目前市场上最具竞争力、性价比最高的国产原型验证解决方案,黑芝麻智能科技先后分别采用了单颗 FPGA、双颗 FPGA 以及四颗 FPGA 的多种不同产品选项进行车用芯片开发。

黑芝麻采用的 Dual Prodigy Logic System 实物

这些业内领先的 Logic Modules/Logic Systems 以可扩展性、灵活性和可用性高著称,解决方案的优点包括:

· 最具性价比的解决方案,满足不同设计容量和应用的需求

· 模块化和一体化设计,提供最高的灵活性和性能

· 完整的原型验证工具支持(自动分割和深度调试)

· 丰富的应用接口子板库以快速构建目标原型系统

黑芝麻智能科技 ASIC 设计总监周斌添表示:“我们公司从成立之初就一直跟国微思尔芯保持密切合作,也一直在用国微思尔芯的 Prodigy 原型验证平台来验证我们的芯片原型。我们在 2019 年和 2020 年分别发布了华山一号和华山二号两颗面向自动驾驶的视觉感知芯片,这两颗芯片的 IP 级设计验证再到系统级的设计验证,以及固件和驱动的开发都用到了国微思尔芯的解决方案。另外国微思尔芯原型验证平台的扩展子卡也很多,例如我们的设计中需要用到 HDMI 的显示子卡,一问国微思尔芯销售,就马上帮我们在国微思尔芯内部找到现成的符合需求的子板,省去了我们自己设计、生产的时间。”

目前,黑芝麻华山一号芯片正在量产中,且与国内头部主机厂关于 L2+ 和 L3 级别自动驾驶的项目也正在展开,预计 2021 年底,搭载黑芝麻华山二号芯片的车型也将正式量产!


关键字:EDA 引用地址:国产EDA助力本土高端自动驾驶芯片大规模量产

上一篇:美联邦法院驳回地院“惠普非侵权”的裁决,要求重申
下一篇:产品经理谈论iQOO发展历程:不断创造惊喜,不断收获用户

推荐阅读最新更新时间:2024-11-09 19:39

EDA巨头们鏖战原型验证
随着人工智能和5G技术的蓬勃发展,互联设备的兴起正在重塑日常生活并推动各行各业的创新。这种快速发展加速了芯片行业的转型,对SoC设计提出了更高的要求。摩尔定律表明,虽然芯片尺寸缩小,但晶体管数量却迅速增加。如果没有先进的EDA工具,很难想象实现如此高度集成的大规模设计。 流片是芯片设计中一个关键且高风险的环节,哪怕是很小的一个错误,都可能导致重大的经济损失,错失市场机会。逻辑或功能错误占流片失败的近50%,而设计错误又占到这些功能缺陷的50%-70%。因此,SoC设计的验证是流片成功的关键。SoC验证过程复杂度极高,约占整个周期的70%。为了加快上市时间,系统软件开发和流片前验证必须同时进行,这凸显了原型设计的巨大优势。
[半导体设计/制造]
表彰其在EDA领域贡献,北大学子郭资政获ACM SRC全球总决赛本科生第一名
6月3日,国际计算机学会(ACM)发布2022年度学生科研竞赛Student Research Competition (SRC) 全球决赛结果,授予不同研究方向的三位研究生和三位本科生决赛优胜奖励。北京大学信息科学技术学院四年级学生郭资政获得本科生组全球第一名(First Place),以表彰他在芯片设计自动化(EDA)领域的贡献。 图片来源:北京大学 北京大学消息显示,郭资政是北大信息科学技术学院“图灵班”大四学生。科研中,郭资政主要围绕着芯片设计自动化中的静态时序分析领域做了一系列创造性的工作。静态时序分析是芯片设计的一个关键步骤,旨在确定芯片的设计正确性和最高运行速度,有着准确性要求高、耗时长、跨越整个设计流程的特点。
[手机便携]
表彰其在<font color='red'>EDA</font>领域贡献,北大学子郭资政获ACM SRC全球总决赛本科生第一名
新思科技发布全球领先的40G UCIe IP,助力多芯片系统设计全面提速
摘要 : 业界首个完整的 40G UCIe IP 全面解决方案,包括控制器、物理层和验证 IP,可实现异构和同构芯片之间的快速连接。 新思科技40G UCIe PHY IP 能够在同样的芯片尺寸和能效基础上,提供比 UCIe 规范高 25% 的带宽。 集成了信号完整性监控器和可测试性功能从而提高多芯片系统封装的可靠性,并可在整个芯片生命周期内进行现场监控。 新思科技40G UCIe IP 基于经过硅验证的架构,能够在多种先进代工工艺中实现成功的互操作性。 加利福尼亚州桑尼维尔, 2024 年 9 月 10 日 —— 新思科技 ( Synopsys, Inc. , 纳斯达克 股票 代码: SNPS
[半导体设计/制造]
小广播
最新手机便携文章
换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved