基于MAX+PLUSⅡ的十进制计数器的设计

最新更新时间:2011-12-10来源: 互联网关键字:MAX+PLUSⅡ  VHDL  计数器 手机看文章 扫描二维码
随时随地手机看文章

摘要:MAX+PLUSⅡ软件是一种易学易用的设计开发环境,它在数字电路设计中的应用越来越广泛。基于此,首先介绍了MAX+PLUSⅡ 软件常用的设计输入方法;其次设计了十进制计数电路,并用MAX+PLUSⅡ软件对电路进行了仿真;最后将该电路图下裁到实验箱验证了其功能的正确性。
关键词:MAX+PLUSⅡ;VHDL;计数器

O 引言
MAX+PLUSⅡ开发系统是易学易用的完全集成化的设计开发环境。目前已发行10.0版本。该软件与LATTICE公司的iSPEXPERT及 XILINX的FOUNDATION相比具有使用简单,操作灵活,支持的器件多,设计输入方法灵活多变等特点。常用的设计输入方法如下:
(1)图形设计输入:MAX+PLUSⅡ的图形设计输入较其他软件更容易使用,因为MAX+PLUSⅡ提供丰富的库单元供设计者调用,尤其是在 MAX+PLUSⅡ里提供的mf库几乎包含了所有的74系列的器件,在prim库里提供了数字电路中所有的分离器件。因此只要具有数字电路的知识,几乎不需要过多的学习就可以利用MAX+PLUSⅡ进行CPLD/FPGA的设计。
(2)文本编辑输入:MAX+PLUSⅡ的文本输入和编译系统支持AHDL语言、VHDL语言、VERILOG语言三种输入方式。
(3)波形输入方式:如果知道输入、输出波形,也可以采用波形输入方式。
(4)混合输入方式:MAX+PLUSⅡ设计开发环境,支持图形设计输入、文本编辑输入、波形编辑输入的混合编辑。

1 十进制计数器的设计
十进制计数电路结构如图1所示。主要由消抖电路、BCD码计数器和七段译码器构成,各部分电路介绍如下:


1.1 开关防颤动电路
按钮从最初按下到接触稳定要经过数毫秒的颤动,键松开也有同样问题,如图2所示。键入时间ta因人而异,一般开关 ta<100ms。设置开关防颤动电路目的:按键一次,输出一个脉冲。即将开关的实际输出作为开关防颤动电路的输入,而开关防颤动电路的输出为图2 所示的理想输出。


1.2 BCD码计数器
本设计采用的BCD码计数电路由74160构成,74160是十进制同步计数器(异步清除),在其功能表中,当LDN、ENT、ENP、CLRN四个输入端都接高电平时,对CLK输入脉冲上升沿进行计数,由QA-QD输出8421码。

1.3 七段译码器电路
本设计采用的七段译码器电路由7447和外部共阴极数码管构成,7447七段译码器将BCD8421码译成数码管所需的七段数显码。
综上所述,所设计的十进制计数器电路如图3所示。



2 十进制计数器的仿真
打开PC机界面MAX+plusⅡ软件,输入图3的电路图;选菜单File\Project\Set Project to Current File,然后选菜单MAX+plusⅡ\complier编辑当前图形文件;对图3进行仿真,仿真结果如图4所示。由图4知:所设计的电路(图3)符合十进制计数器的逻辑要求。


用Byte Blaster下载缆线联结PC机并口和实验箱J1(JTAG),打开实验箱电源开关。选择菜单项MAX+plusⅡ\Programmer,单击 Program按钮,即开始下载程序。打开实验箱电源开关,连续按K52键,数码管LED1将从0按顺序变到9,符合十进制计数器的逻辑要求。

3 结束语
MAX+PLUSⅡ是电子设计领域的一场革命,它的应用越来越广泛,MAX+PLUSⅡ在实验教学的应用,不仅是提高设计效率的需要,更重要的是培养适应创新、创业人才的需要,以适应电子工业的竞争与发展。

关键字:MAX+PLUSⅡ  VHDL  计数器 编辑:冰封 引用地址:基于MAX+PLUSⅡ的十进制计数器的设计

上一篇:基于PIC16C72的电力三相不对负载无功补偿算法的实现
下一篇:基于常规芯片设计的波形合成电路

推荐阅读最新更新时间:2023-10-18 16:12

可逆计数器原理图
图 可逆计数器原理图 计数器部分全部采用CMOS电路,一是功耗低,这对依靠电池本身供电显得极为重要;二是其电平与运放电平匹配,并使显示范围增大。见图。
[电源管理]
可逆<font color='red'>计数器</font>原理图
51单片机系列知识8--定时器、计数器(1)
几个相关的概念: 1、时钟与机器周期 时钟电路是计算机的心脏,它控制着计算机的工作节奏。时钟信号的频率称为振荡频率或时钟频率。振荡频率的倒数为振荡周期。 规定了每个机器周期包括6个状态周期(用s)表示,每个状态周期划分为两个节拍,分别对应着两个节拍时钟的有效期间。因此,一个机器周期有12个振荡周期,分别为S1P1、S1P2、S2P1…….S6P2 i. 与定时器、计数器有关的寄存器 方式寄存器TMOD 定时器方式和外部事件计数方式的差别是计数脉冲源和用途的不同,C/T的实质是选择计数脉冲源。 对外部输入脉冲计数的目的通常是为了测试脉冲的周期、频率或对输入的脉冲数进行累加。 △ 计算脉冲的周期、频率是
[单片机]
51单片机系列知识8--定时器、<font color='red'>计数器</font>(1)
256进制计数器
我们可以采用具有保持功能的同步集成计数器(如74LS160)组成同步计数器,电路如图3-4所示。在160计数器中当S 1 =S 2 =0时计数器保持Q、C=0;当S 1 =S 2 =1时计数器计数。 A. 定义1 # 芯片为低位,2 # 芯片为高位。 用低位芯片的进位输出端C,作为向高位芯片进行进位的控制信号(不是用C的边沿去触发高位计数器的CP脉冲端,而是去控制高位计数器的当S 1 、S 2 端,从而控制高位计数器的计数或是保持)。当低位计数器计数状态从0到8时,C=0,使高位计数器的S 1 =S 2 =0,处于保持状态,高位计数器不能进行计数;当低位计数器计数到9状态(即Q 3 Q 2 Q 1 Q 0
[模拟电子]
256进制<font color='red'>计数器</font>
基于FPGA的双模前置小数分频器的设计
  频率合成技术是现代通讯系统的重要组成部分,他将一个高稳定和高准确度的基准频率,经过四则运算,产生同样稳定度和基准度的频率。分频器是集成电路中最基础也是最常用的电路。整数分频器的实现比较简单,可采用标准的计数器或可编程逻辑器件设计实现。但在某些场合下,时钟源与所需的频率不成整数倍关系,此时可采用小数分频器进行分频。本文利用VerilogHDL硬件描述语言的设计方式,通过ModelSimSE开发软件进行仿真,设计基于FPGA的双模前置小数分频器。随着超大规模集成电路的发展,利用FPGA小数分频合成技术解决了单环数字频率合成器中高鉴相频率与小频间隔之间的矛盾。    1 双模前置小数分频原理   小数分频器的实现方法很多
[嵌入式]
基于FPGA的双模前置小数分频器的设计
一种用VHDL设计嵌入式Web Server的方案
摘要:近几年嵌入式Internet开始迅猛发展,但绝大多数嵌入式Internet都使用微控制器和相应的软件来实现。本文介绍一种基于硬件来实现嵌入式Web Server的方案。该方案的核心思想是用VHDL语言来设计实现,并且用FPGA进行验证。 关键词:VHDL Internet协议 控制信息协议 数据报 最近几年随着Internet应用的迅猛发展,Internet的通信协议,特别是TCP/IP协议,已成为嵌入式Internet的主体构架;然而,仅仅使用嵌入TCP/IP协议对许我应用来说远远不够,它们要求更高层次的信息传输和交换方式。在原有嵌入TCP/IP协议基于上加入HTTP/1.1将构成一个功能较为简单的嵌入式Web Ser
[应用]
利用计数器的输出显示溢出状态
利用计数器的输出显示溢出状态
[模拟电子]
利用<font color='red'>计数器</font>的输出显示溢出状态
输出波形对称的奇次分频计数器
输出波形对称的奇次分频计数器
[模拟电子]
输出波形对称的奇次分频<font color='red'>计数器</font>
MSP430单片机中的WDT研究
引 言   软件的可靠性一直是一个关键问题。任何使用软件的人都可能会经历计算机死机或程序跑飞的问题,这种情况在嵌入式系统中也同样存在。由于单片机的抗干扰能力有限,在工业现场的仪器仪表中,常会由于电压不稳、电弧干扰等造成死机。在水表、电表等无人看守的情况下,也会因系统遭受干扰而无法重启。为了保证系统在干扰后能自动恢复正常,看门狗定时器(Watchdog Timer)的利用是很有价值的。 1 看门狗的作用   看门狗定时器是一个计数器,基本功能是在发生软件问题和程序跑飞后使系统重新启动。看门狗计数器正常工作时自动计数,程序流程定期将其复位清零,如果系统在某处卡死或跑飞,该定时器将溢出,并将进入中断。在定时器中断中执行一些复位操作
[应用]
小广播
最新电源管理文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved