技术文章—图形化方案如何提高3D NAND有效器件密度

最新更新时间:2019-09-16来源: 半导体百科 关键字:图形化方案  NAND 手机看文章 扫描二维码
随时随地手机看文章

在摩尔定律的驱动下,存储器和逻辑芯片半导体制造商通过提高晶体管密度来减少产品成本、提升性能[1]。在NAND flash技术中,市场主流是3D结构而不是2D平面结构,这样可以通过增加3D NAND芯片堆叠层数从而线性地增加存储密度[2]。同时,图形化方案的优化也可以提高3D NAND的有效器件密度。本文中,我们将分析不同TCAT (terabit cell array transistor) 3D NAND节点台阶(stair)和狭缝结构(slit)各种图形化方案的优缺点并分析它们对晶体管密度的影响。本研究中使用的方案和数据基于(或取自于)TechInsights发布的逆向工程报告,建模工具是Lam Coventor SEMulator3D 。

 


图形化方案对制造工艺的影响

 

在3D-NAND中,决定存储单元和台阶面积的两个最重要因素是狭缝节距和台阶节距。传统上,可以通过减小狭缝和台阶结构的尺寸和节距来减小存储单元和台阶面积,但是会给光刻、蚀刻以及填充工艺带来许多挑战。例如,狭缝节距减小,则通孔节距减小,同时通孔的CD也会变小,这导致蚀刻过程中容易出现通孔之间的桥连,以及通孔和衬底虚连等缺陷。另外,随着台阶尺寸的减小,获得更好的台阶均匀性和更小的尺寸误差的难度也随之加大。很好的工艺窗口控制是非常重要的,只有让接触通孔正好落在台阶正中央才能避免其与台阶侧壁上别的字线短接。在不牺牲工艺窗口(process window) 的情况下如何提高晶体管密度是3D NAND技术开发的一个关键问题。

 

为了进一步探讨这个问题,我们基于TechInsights的逆向工程报告,对32P、64P和96P TCAT 3D NAND进行了建模。图1显示了32P、64P和96P节点的3D NAND狭缝和沟道孔的俯视图,图2是截面图,表1是建模结构的基本尺寸信息。表1中,更高级的节点(64/96P),狭缝和台阶间距被我们加大以增加工艺窗口。64P和96P两个节点,我们增加了每个狭缝的通孔数以及每个台阶的字线(word line)数。我们将讨论如何通过改变图形化方案,在不缩小沟道孔CD和节距的情况下提高存储密度。

 

图1,不同节点的狭缝和沟道孔俯视图。来源:TechInsights 

 

图2,不同节点台阶横断面图。来源:TechInsights

 

表1,不同节点狭缝和台阶的基本尺寸

 

超细狭缝图形化方案

 

在32P TCAT技术节点,每4个存储单元(cell)中的1个可以使用位线和字线的组合在任意两个狭缝之间进行独立寻址。而64P和96P工艺节点,采用了一种超细狭缝(ultra-mini-slit)工艺,切割中间一排通孔,将9排通孔分成左右各4排。这个超细狭缝将NO堆叠顶部的3层分为2个部分,对应着两个独立的字符串线(string line)。通过位线、字线和字符串线的组合,每9个存储单元中的1个可以进行独立寻址。引入超细狭缝有三个好处:

 

节省了位线方向的面积。与普通狭缝相比,超细狭缝的尺寸更小,相邻通孔之间的空间更小;

 

工艺难度小。通孔均匀性——尺寸和深度——变得更好;

 

物理结构更强,因为只有最上面3层被切割,每两个深狭缝之间只有9个通孔。

 

然而,这这些优点是需要增加了工艺步骤和光罩数来获得的。此外,横向蚀刻和沉积距离较大,使得RMG工艺更具挑战性。

 

图3显示了超细狭缝版图设计、截面面以及俯视图。图4是SEMulator3D建模的超细狭缝工艺流程图。该工艺流程包括两个步骤,叠层形成后的超细狭缝曝光和蚀刻工艺,以及台阶蚀刻后的超细狭缝和氧化层填充工艺。

 

图3,超细狭缝(a)版图,(b)截面图,(c)存储单元区域的俯视图,(d)台阶区域的俯视图。来源:TechInsights

 

 

图4,微缝形成过程的工艺步骤

 

台阶工艺分析

 

在3D NAND中,字线通过台阶接触孔与后段金属相连,每一层台阶的字线接触孔彼此分开。在32P TCAT工艺(见图2)中,每层台阶对应一条字线,而在64P和96P工艺中,每层台阶包括4条字线,传统上我们需要2张光罩才能将这4组字线区分开来。但是通过厚(光刻)阻工艺和台阶修剪(trim),我们只需要一张光罩就能做到这一点。

 

图5是64P工艺的版图设计。我们假设位线是y方向,而字线是x方向。整个存储单元通过3层台阶(图中绿红蓝3种颜色)分为4个不同深度。

 

图5,(a)光罩拆分和台阶光罩的版图设计,(b)台阶区俯视图,(c)横截面图(垂直位线方向)。来源:TechInsights 图6是台阶成型过程的三维示意图,完整的成型过程需要1次曝光、3次蚀刻和2次修剪。Y方向上,通过光刻,蚀刻将光阻的边缘与狭缝或小狭缝对齐,每次修剪会在x和y方向消耗约740nm的光阻。图7是一个实际芯片存储单元的台阶剖面图,与图6中的Cut1基本一样,证明了我们模型的准确性。

 

图6,台阶叠层拆分的工艺步骤

 

 

 

图7,存储单元边缘的台阶剖面图。来源:TechInsights

 

 图8是顶层(4层)台阶形成之后下层台阶(16层)的成型过程,一共需要3次曝光,每次曝光之后需要几次蚀刻和几次修剪,每次修剪消耗约670nm的光刻胶。图8的截面图(Cut1)与图5(c)中的实际SEM图像非常类似,显示了我们建模的准确性。需要注意的是,光刻过程可以是1->2->3也可以是3->2->1。这种台阶成型方案可以提供多种好处,只需要一张光罩就能区分4组字线,此外,在X方向也只需要更少的光罩。

 

 

图8,台阶成型工艺步骤

 

在这项研究中,我们使用SEMulator 3D来建立3D NAND分割和台阶图案方案的处理模型。SEMulator 3D虚拟制造平台提高了对这些复杂3D-NAND集成方案及其产生的3D结构的理解和可视化,同时提供了一种高效益的时间和成本优化方法。


关键字:图形化方案  NAND 编辑:muyan 引用地址:http://news.eeworld.com.cn/qrs/ic474531.html

上一篇:DRAM市场规模下滑30%,2020年恐难触底反弹
下一篇:宜鼎打造工控SSD超凡规格 全新3D NAND TLC SSD效能倍增

推荐阅读

基于图形化系统开发的便携式智能温室设计方案
了必要的控制手段和信息,从而简化了多个硬件平台上运行的代码的复杂度(图3)。这一功能在一些跨学科的应用中非常有效,能够增进生物学家、数学家、物理学家和工程师之间的密切合作。此外,LabVIEW代码的模块性和可移植性也使其能够在实验室之间被分享和重复利用。例如,在这一解决方案的定制化版本,运算模式可以被预先生成并且保存在U盘中,然后下载到实时控制器的RAM中,再传输到LED面板,以获得更高的刷新率。 一个混合的自适应控制器 由于苍蝇的部分神经回路具有高度的可塑性,它可以被看作一个自适应控制器。通过使用新的仿生机器人平台,我们能够评估控制器在各种外部传递函数下的性能,这些传递函数几乎能够模仿出所有的苍蝇的自然飞行环境,例如根据最靠近
发表于 2012-09-21
AMD 3D V-Cache技术测试:延迟略增,处理器性能更强
     1 月 16 日消息,AMD 3D V-Cache 技术已经研发多年,2021 年正式官宣。这项技术使用芯片堆叠技术,能够将 CPU 缓存容量提升数倍,在不改变核心面积的情况下大幅提高处理器性能。外媒 Chips and Cheese 对搭载 3D V-Cache 的 AMD 处理器进行了测试,测量了新款 EPYC 处理器与旧款的缓存延迟差异等。  外媒使用 AMD EPYC 7V73X(Milan-X)系列与旧款 EPYC 7763(Milan-X)处理器进行对比,前者配备 768MB L3 缓存,后者配备 256MB L3 缓存,仅为前者的三分之一
发表于 2022-01-16
AMD <font color='red'>3D</font> V-Cache技术测试:延迟略增,处理器性能更强
Allegro发布业界最小的正弦/余弦3D位置传感器 适用于汽车行业
据外媒报道,运动控制和节能系统传感和电源解决方案供应商Allegro MicroSystems(“Allegro”)宣布推出其新型A33230 3D正弦/余弦霍尔效应(Hall-effect)位置传感器IC。该A33230传感器IC是目前市场上最小的3D 正弦/余弦传感器,可为系统设计人员提供了一种适用于汽车和工业应用的经济高效的解决方案,且可缩短上市时间。(图片来源:Allegro)A33230包含两条分立的模拟信号路径,可实现卓越的高速性能。该传感器还采用其纤SOT23-W封装尺寸,因此非常适用于PCB空间较小的情况。若系统包括能够对两个输出执行CORDIC计算的电子控制单元(ECU),该IC还可用作角度传感器。A33230
发表于 2022-01-14
Allegro发布业界最小的正弦/余弦<font color='red'>3D</font>位置传感器 适用于汽车行业
Allegro推出业界体积更小的正弦/余弦3D位置传感器
新型 A33230 霍尔效应传感器能够凭借微型封装提供卓越性能美国新罕布什尔州曼彻斯特 -  运动控制和节能系统传感技术和功率半导体解决方案的全球领导厂商Allegro MicroSystems(纳斯达克股票代码:ALGM)(以下简称Allegro)今天宣布推出全新A33230正弦/余弦3D霍尔效应位置传感器IC,这是目前市场上体积更小的正弦/余弦3D传感器,能够为汽车和工业等领域的系统设计人员提供高性价比解决方案,并可加快产品上市速度。A33230 包含有两个独立的模拟信号通道,可提供卓越的高速性能,而小巧的 SOT23-W 封装尺寸使其非常适合于 PCB 空间非常宝贵的应用。该IC还可用作角度传感器,前提是系统需要
发表于 2022-01-12
Allegro推出业界体积更小的正弦/余弦<font color='red'>3D</font>位置传感器
HMI破屏而出,3D人机互动离我们有多远?
对于智能汽车发展而言,芯片、操作系统、应用生态、人机交互、联网带宽、云端服务、大数据、AI技术等新技术都将集中体现在座舱之上。Luxoft 莱科德信息科技公司UX/UI设计业务中国区负责人林宇分享了他所看到的智能座舱演变趋势以及他对3D数字化赋能汽车和HMI用户体验趋势的见解。Luxoft莱科德信息科技公司UX/UI设计业务中国区负责人林宇专注软件,助推软件定义汽车Luxoft是一家高度全球化的欧洲企业,其总部位于瑞士苏黎士,专注于汽车软件或者跨行业软件工程以及设计服务,总共主营三大部分:银行金融、跨行业IT技术的软件工程及数字化转型、以及专注于软件工程的开发和设计服务的汽车事业部。其汽车事业部拥有15年以上的汽车经验,服务于各大
发表于 2022-01-10
HMI破屏而出,<font color='red'>3D</font>人机互动离我们有多远?
AMD推出全新锐龙7 5800X 3D 首款采用3D V-Cache技术处理器
近日,AMD推出全新处理器锐龙7 5800X 3D,该处理器也是AMD首款采用3D V-Cache技术的处理器。据称,与同类产品相比,这些处理器可提供卓越的性能,并将很快发布。根据AMD的说法,带有3D V-Cache的新处理器已成为世界上最快的游戏处理器。3D V-cache技术,是通过将SRAM叠加在CPU上面,通过铜对铜混合键合,以及硅通孔(TSV)进行数据的通信,实现3D小芯片叠层,极大的提升芯片的缓存大小和带宽,如此大大缩小缓存到芯片以及各组件之间的距离,很好的解决了MCM设计因为距离远而导致的数据传输延时,性能提升不高的问题。这项技术增加了64MB的额外缓存,这款最新的处理器配备了32MB的L3缓存,由8个Zen
发表于 2022-01-10
AMD推出全新锐龙7 5800X <font color='red'>3D</font> 首款采用<font color='red'>3D</font> V-Cache技术处理器
小广播
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2022 EEWORLD.com.cn, Inc. All rights reserved