技术文章—图形化方案如何提高3D NAND有效器件密度

最新更新时间:2019-09-16来源: 半导体百科 关键字:图形化方案  3D  NAND 手机看文章 扫描二维码
随时随地手机看文章

在摩尔定律的驱动下,存储器和逻辑芯片半导体制造商通过提高晶体管密度来减少产品成本、提升性能[1]。在NAND flash技术中,市场主流是3D结构而不是2D平面结构,这样可以通过增加3D NAND芯片堆叠层数从而线性地增加存储密度[2]。同时,图形化方案的优化也可以提高3D NAND的有效器件密度。本文中,我们将分析不同TCAT (terabit cell array transistor) 3D NAND节点台阶(stair)和狭缝结构(slit)各种图形化方案的优缺点并分析它们对晶体管密度的影响。本研究中使用的方案和数据基于(或取自于)TechInsights发布的逆向工程报告,建模工具是Lam Coventor SEMulator3D 。

 


图形化方案对制造工艺的影响

 

在3D-NAND中,决定存储单元和台阶面积的两个最重要因素是狭缝节距和台阶节距。传统上,可以通过减小狭缝和台阶结构的尺寸和节距来减小存储单元和台阶面积,但是会给光刻、蚀刻以及填充工艺带来许多挑战。例如,狭缝节距减小,则通孔节距减小,同时通孔的CD也会变小,这导致蚀刻过程中容易出现通孔之间的桥连,以及通孔和衬底虚连等缺陷。另外,随着台阶尺寸的减小,获得更好的台阶均匀性和更小的尺寸误差的难度也随之加大。很好的工艺窗口控制是非常重要的,只有让接触通孔正好落在台阶正中央才能避免其与台阶侧壁上别的字线短接。在不牺牲工艺窗口(process window) 的情况下如何提高晶体管密度是3D NAND技术开发的一个关键问题。

 

为了进一步探讨这个问题,我们基于TechInsights的逆向工程报告,对32P、64P和96P TCAT 3D NAND进行了建模。图1显示了32P、64P和96P节点的3D NAND狭缝和沟道孔的俯视图,图2是截面图,表1是建模结构的基本尺寸信息。表1中,更高级的节点(64/96P),狭缝和台阶间距被我们加大以增加工艺窗口。64P和96P两个节点,我们增加了每个狭缝的通孔数以及每个台阶的字线(word line)数。我们将讨论如何通过改变图形化方案,在不缩小沟道孔CD和节距的情况下提高存储密度。

 

图1,不同节点的狭缝和沟道孔俯视图。来源:TechInsights 

 

图2,不同节点台阶横断面图。来源:TechInsights

 

表1,不同节点狭缝和台阶的基本尺寸

 

超细狭缝图形化方案

 

在32P TCAT技术节点,每4个存储单元(cell)中的1个可以使用位线和字线的组合在任意两个狭缝之间进行独立寻址。而64P和96P工艺节点,采用了一种超细狭缝(ultra-mini-slit)工艺,切割中间一排通孔,将9排通孔分成左右各4排。这个超细狭缝将NO堆叠顶部的3层分为2个部分,对应着两个独立的字符串线(string line)。通过位线、字线和字符串线的组合,每9个存储单元中的1个可以进行独立寻址。引入超细狭缝有三个好处:

 

节省了位线方向的面积。与普通狭缝相比,超细狭缝的尺寸更小,相邻通孔之间的空间更小;

 

工艺难度小。通孔均匀性——尺寸和深度——变得更好;

 

物理结构更强,因为只有最上面3层被切割,每两个深狭缝之间只有9个通孔。

 

然而,这这些优点是需要增加了工艺步骤和光罩数来获得的。此外,横向蚀刻和沉积距离较大,使得RMG工艺更具挑战性。

 

图3显示了超细狭缝版图设计、截面面以及俯视图。图4是SEMulator3D建模的超细狭缝工艺流程图。该工艺流程包括两个步骤,叠层形成后的超细狭缝曝光和蚀刻工艺,以及台阶蚀刻后的超细狭缝和氧化层填充工艺。

 

图3,超细狭缝(a)版图,(b)截面图,(c)存储单元区域的俯视图,(d)台阶区域的俯视图。来源:TechInsights

 

 

图4,微缝形成过程的工艺步骤

 

台阶工艺分析

 

在3D NAND中,字线通过台阶接触孔与后段金属相连,每一层台阶的字线接触孔彼此分开。在32P TCAT工艺(见图2)中,每层台阶对应一条字线,而在64P和96P工艺中,每层台阶包括4条字线,传统上我们需要2张光罩才能将这4组字线区分开来。但是通过厚(光刻)阻工艺和台阶修剪(trim),我们只需要一张光罩就能做到这一点。

 

图5是64P工艺的版图设计。我们假设位线是y方向,而字线是x方向。整个存储单元通过3层台阶(图中绿红蓝3种颜色)分为4个不同深度。

 

图5,(a)光罩拆分和台阶光罩的版图设计,(b)台阶区俯视图,(c)横截面图(垂直位线方向)。来源:TechInsights 图6是台阶成型过程的三维示意图,完整的成型过程需要1次曝光、3次蚀刻和2次修剪。Y方向上,通过光刻,蚀刻将光阻的边缘与狭缝或小狭缝对齐,每次修剪会在x和y方向消耗约740nm的光阻。图7是一个实际芯片存储单元的台阶剖面图,与图6中的Cut1基本一样,证明了我们模型的准确性。

 

图6,台阶叠层拆分的工艺步骤

 

 

 

图7,存储单元边缘的台阶剖面图。来源:TechInsights

 

 图8是顶层(4层)台阶形成之后下层台阶(16层)的成型过程,一共需要3次曝光,每次曝光之后需要几次蚀刻和几次修剪,每次修剪消耗约670nm的光刻胶。图8的截面图(Cut1)与图5(c)中的实际SEM图像非常类似,显示了我们建模的准确性。需要注意的是,光刻过程可以是1->2->3也可以是3->2->1。这种台阶成型方案可以提供多种好处,只需要一张光罩就能区分4组字线,此外,在X方向也只需要更少的光罩。

 

 

图8,台阶成型工艺步骤

 

在这项研究中,我们使用SEMulator 3D来建立3D NAND分割和台阶图案方案的处理模型。SEMulator 3D虚拟制造平台提高了对这些复杂3D-NAND集成方案及其产生的3D结构的理解和可视化,同时提供了一种高效益的时间和成本优化方法。


关键字:图形化方案  3D  NAND 编辑:muyan 引用地址:技术文章—图形化方案如何提高3D NAND有效器件密度

上一篇:DRAM市场规模下滑30%,2020年恐难触底反弹
下一篇:宜鼎打造工控SSD超凡规格 全新3D NAND TLC SSD效能倍增

推荐阅读

NAND存储芯片领域,三星最强对手能否诞生?
近日,彭博社援引知情人士的话报道,西部数据和铠侠(原东芝存储)已经重启合并谈判。早在2020年,市场就传出西部数据拟以200亿美元将铠侠收入麾下,然而时至今日,双方都没有正面回应过这一消息。对于上述传闻,西部数据和铠侠同样没有作出明确回应。不过考虑到两家存储公司再续前缘的可能性,这笔交易如果顺利推进,不仅能减少东芝的三千烦恼丝,还有可能会造就一个新的存储巨头。结合CFM发布的数据,2022年Q2,三星在NAND Flash市场的份额达到33.4%,稳坐第一位置;紧随其后的不再是铠侠,而是并入了英特尔NAND业务的SK海力士,市场份额达20.1%;第三名、第四名是铠侠和西部数据,市占率分别是15.7%、13.3%,两家公司合计份额29
发表于 2023-01-05
<font color='red'>NAND</font>存储芯片领域,三星最强对手能否诞生?
KAUST与沙特阿美开发3D分层多孔二硫化钼泡沫 可用作锂离子电池负极
据外媒报道,阿卜杜拉国王科技大学(KAUST)与沙特阿美石油公司(Aramco)开发了一种高度有序的无机泡沫,有望大幅提升锂电池性能。这种自组装三维二硫化钼泡沫,具有复杂的层次结构(七个数量级结构层次),因此可以反复吸收并轻松释放大量锂离子,可能成为快速充电、长寿命锂电池的关键组成部分。(图片来源:KAUST)这种二硫化钼泡沫具有卓越的电化学性能,优于以往报告的大多数二硫化钼基锂离子电池负极和先进材料。无机二硫化钼(MoS 2)被视为富有前景的锂离子电池负极材料。然而,通常情况下,MoS 2由薄薄的原子级二维层组成,像纸一样堆叠。研究人员Xuan Wei表示,这种易碎的层状结构缺乏电化学稳定性,限制了锂离子在材料中的扩散。该团队试图
发表于 2022-12-27
KAUST与沙特阿美开发<font color='red'>3D</font>分层多孔二硫化钼泡沫 可用作锂离子电池负极
干细胞结合3D生物打印造出眼部组织
眼睛的外层血—视网膜屏障包括视网膜色素上皮细胞、布鲁赫膜和脉络膜毛细血管。图片来源:美国国家眼科研究所(NEI)美国国家卫生研究院下属国家眼科研究所(NEI)研究人员使用患者干细胞和3D生物打印技术,打印出一种支持视网膜感光的光感受器的眼组织——外层血—视网膜屏障的细胞组合。这一成果为研究老年性黄斑变性(AMD)和其他眼病的发病机制提供了模型,将促进人们对致盲疾病机制的理解。外层血—视网膜外屏障由视网膜色素上皮(RPE)组成,视网膜色素上皮被布鲁赫膜与富含血管的脉络膜毛细血管隔开。布鲁赫膜调节绒毛毛细血管和RPE之间的营养物质和废物的交换。在AMD中,称为脉络膜小疣的脂蛋白沉积物在布鲁赫膜外形成,阻碍其功能。随着时间的推移,RPE分
发表于 2022-12-23
干细胞结合<font color='red'>3D</font>生物打印造出眼部组织
我科学家首次实现水凝胶软电子器件3D打印
植入生命体的电子器件,可以是柔软而有温度的。记者从西湖大学工学院获悉,该院特聘研究员周南嘉团队开发了一种水凝胶支撑基质和一种银-水凝胶复合导电墨水,在全球范围内首次通过3D打印制备出封装内部电路的一体化水凝胶电子器件,相关研究成果12月20日发表在国际期刊《自然-电子学》上。“外来”的材料会被人体识别,产生一定的排异反应,比如治疗骨折用的钢钉、种植用的牙齿,乃至材质柔软的人工耳蜗。面对电子器件进入身体后的“尴尬”,水凝胶被科学家寄予厚望,因为它同时具备柔韧性和良好的生物兼容性。“水凝胶无处不在,比如隐形眼镜、小朋友玩的水晶泥。”周南嘉介绍,传统的水凝胶电子器件,就是用水凝胶把电路“包裹封装”起来,在核心的电路部分,仍然是坚硬的金属。
发表于 2022-12-21
我科学家首次实现水凝胶软电子器件<font color='red'>3D</font>打印
基于英飞凌新型像素技术的间接飞行时间(i-ToF)传感器,以更优的成本提升3D摄像系统性
基于英飞凌新型像素技术的间接飞行时间(i-ToF)传感器,以更优的成本提升3D摄像系统性能【2022年12月19日,德国慕尼黑讯】英飞凌科技股份公司(与专注于3D ToF 领域的优质合作伙伴湃安德(pmd)联合推出IRS2875C的性能进阶版——IRS2975C图像传感器。作为业界首款基于英飞凌最新像素技术成果的图像传感器,其工作原理运用被称为“间接飞行时间(i-ToF)”的飞行时间(ToF)技术。IRS2975C的小尺寸和性能专为不断增加的iToF应用量身定制,能够在低功耗的情况下提供宽泛的工作范围。这款全新i-ToF传感器是消费级智能手机、服务机器人、无人机以及各种物联网设备的理想选择。英飞凌的最新像素技术由于包含高级3D场域工
发表于 2022-12-19
基于英飞凌新型像素技术的间接飞行时间(i-ToF)传感器,以更优的成本提升<font color='red'>3D</font>摄像系统性
佳能 3D 技术 i 线光刻机将实现大型高密度布线封装的量产
芯片制造的核心设备则是光刻机。光刻机通过发光将光掩膜上的图形投射在硅片上,制作成芯片。随着芯片精密程度越来越高,光刻机在硅晶圆上制造出半导体芯片的前道工艺之后,为保护芯片不受外部环境的影响,还需要先进的封装工艺,这一阶段被称为后道工艺。在后道工艺中,高密度的先进封装不仅对精细布线要求高,而且还需要通过多个半导体芯片紧密相连的 2.5D 技术 及半导体芯片层叠的 3D 技术来实现。为此,佳能将于 2023 年 1 月上旬发售半导体光刻机新产品 ——i 线步进式光刻机“FPA-5520iV LF2 Option”,通过半导体芯片层叠而实现高性能的 3D 技术,满足客户多样化、高性能需求的同时,助力客户降本增效。为了减少投射光学系统的像差
发表于 2022-12-16
佳能 <font color='red'>3D</font> 技术 i 线光刻机将实现大型高密度布线封装的量产
小广播
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved