语音信号的A律编解码的DSP实现

发布者:炫酷骑士最新更新时间:2010-10-23 来源: 电子技术关键字:数字信号处理  语音编码  G.711  A律 手机看文章 扫描二维码
随时随地手机看文章

  0 引言

  语言压缩技术既节省了存储时所占用的存储空间,又减少了传输时所占用的带宽,而快速发展的数字信号处理(DSP)技术使得实时实现各种复杂的语音压缩算法成为可能。

  国际电信联盟(ITU)1972年制定出来的一套语音压缩标准称为G.7ll,主要用于公用电话网。它用脉冲编码调制(PCM)对语音信号采样,采样率为8kHz,比特率为64kb/s。该标准下主要有两种压缩算法,一种是μ律,另一种是A律。其中欧洲和中国等国家采用A律压缩算法,美国和日本等国家采用μ律压缩算法。

  1 A律压缩算法简介

  A律编码的数据对象是12位精度的二进制数,它保证了压缩后的数据有5位的精度并存储到一个字节(8位)中。A律符合下式的对数压缩方程:


  式中,x为归一化的输入语音信号,y为压扩后的归一化输出信号,A为压缩参数取值。由于该方程是一条连续的光滑曲线,物理上实现比较复杂。在实用中一般用13段折线近似该曲线,此时选择AA=87.6。对PCM信号,一般地,输入的模拟语音信号经过低通滤波、放大和限幅后,然后进入A/D转换器编码,常用的编码方法有2的补码和折叠二进制码两种。表l是A律压缩编码规律表,其中只给出了在抽样值为正值时,A/D转换器输出的12位二进制数(补码)是如何压缩成8位二进制数的。


  2 A律算法的硬件构成

  采用合众达电子的SEED-DEC5416嵌入式DSP开发板作为实现A律算法的硬件开发平台,其系统结构原理如图1所示。主处理器选择的是1 6 bit定点DSP芯片TMS320vC5416,语音信号经过差分运算放大后送入ADC进行模数转换,采样率为8kHz,量化位数为12bit,转换后的数据送入McBSP,然后对McBSP中的数据进行压缩编码,压缩后的数据送入'C5416内部的DARAM保存,还可以直接解压后经McBSP送DAC,数模转换后再送入功放模块驱动扬声器发声。其中,McBSP与ADC/DAC之间的数据交换是靠ADC/DAC提供的移位信号和帧同步信号实现的。


  3 A律算法的软件设计

  在TI提供的开发工具CCS中进行源程序的编辑和调试,源程序采用'C54x系列的汇编语言编写。首先完成对DSP芯片必要的初始化、McBSP的初始化及开放McBSP中断,然后执行A律压缩解压算法。

  一般地,用程序进行A律编码解码有两种方法:一种是查表法,这种方法程序代码小,执行速度快,但需要占用较多的内存以存储查找表(表的大小为212=4096个字),另一种方法是直接计算法,这种程序代码较多,执行速度慢一些,但可以节省内存空间。对照表l,可以画出A律压缩编码直接计算方法的流程如图2所示。待压缩的数据来自voidin变量空间(见附录1),该变量空间保存着McBSP中的数据,保存符号位就是将待压缩数据的位11放入压缩数据的位7,并通过测试位11决定是否对该数求补即对负数求绝对值(A/D转换后的数据用二进制补码表示),求绝对值的目的是为了减小直接对负值压缩时带来的量化误差。另外,还将两个8位的压缩数据组成一个16位的字保存至compress变量空间。



  解压一般是压缩的逆过程,但有时为了使得量化误差不超过△i/2,可在解压后的数据位增加一个最低有效位,该最低有效位为1时经过D/A转换后对应△min/2电压,即将8位的压缩数据解压成13位的数据。本文中解压仍然按照解压成12位的数据,其解压流程如图3所示。图3中压缩数据暂存单元com的位*的段码值若大于l时,需将这4位段内码的前后相邻位都置1,然后将这6位送至解压数据暂存单元dcom的位(段码值+3)~位(段码值-2)即可,代码(见附录2)中采用的方法是对这6位逻辑左移(段码值-2)位。

  4 实验分析及结论

  由于语音信号可以分解成许多正弦频率的和,实验中采用200Hz的正弦信号代替实际的语音信号。将汇编语言编写的源程序和命令连接文件都添加到新建立的工程文件夹中,并编译、链接及装载程序运行,然后执行集成开发环境ccs的菜单命令View|Graph|Time Frenquency,打开Graph Property Dialog对话框,在此分两次输入标题名sine和decompress sine、起始地址0x0082和0x065E(命令连接文件.cmd中将.bss段定位到DARAM的org=0080h上),并选择数据的长度为200及数据类型为16-bit signed integer,然后点击ok按钮即可生成图4和图5的曲线。


  与图4相比,图5只有在幅值比较大时两者的误差才略为明显,这是A律解压算法特性造成的,对语音信号的影响并不大,因为语音信号出现大幅度值的概率小。

  本文完成的语音信号的A律编解码的DSP实现,经过实验表明,可以达到实时的语音压缩及解压效果

  附录1压缩代码


关键字:数字信号处理  语音编码  G.711  A律 引用地址:语音信号的A律编解码的DSP实现

上一篇:基于TMS320C6x11系列DSP的图像获取方案
下一篇:基于DSP芯片和VxWorks操作系统的RTOS视频网络检测系统

推荐阅读最新更新时间:2024-05-02 21:10

数字信号处理器与音频模拟芯片的接口设计
  目前发展起来的高速数字信号处理器(DSP)在语音处理系统中得到了广泛应用。TMS320VC5402的TI公司生产的一种性能价格比较高的16位定点DSP。它的指令周期为10ns,具有运算速度快、通用性能、接口连接方便等特点,尤其适合在语音编码和通信中应用。   TLC320AD50C是TI公司生产的∑-Δ型A/D、D/A音频接口芯片,为V3.4调制解调器以及音频应用提供了通用的模拟接口,可以直接与TMS320VC5402相连。本文详细介绍TLC320AD50C与TMS320VC5402的硬件接口连接和软件设计。 1 TMS320VC5402的McBSP TMS320VC5402有两个McBSP(多通道缓存串行口)。
[嵌入式]
联发科技宣布并购数字信号处理技术厂商Coresonic AB
   全球无线通讯及数字媒体IC设计领导厂商联发科技股份有限公司(MediaTek)日前召开董事会,会议通过了由联发科技并购瑞典数字信号处理(DigitalSignalProcessorCores)技术领导厂商CoresonicAB。联发科技希望通过此并购案更加强化无线通讯相关产品架构与技术,其合并效益将能使联发科技相关产品解决方案更具市场竞争优势。此并购案完成后,CoresonicAB将成为联发科技位于欧洲的另一个全资子公司。    CoresonicAB成立于瑞典,是数字信号处理器基带架构的研究商用及产品化的领导厂商。联发科技之前已与该公司展开技术上的紧密合作,希望在拥有CoresonicAB的技术与架构之后,将可使相关产
[工业控制]
可编程逻辑在数字信号处理系统中的应用
1 引言 随着半导体技术的发展,可编程逻辑器件在结构、工艺、集成度、功能、速度和灵活性等方面有了很大的改进和提高,从而为高效率、高质量、灵活地设计数字系统提供了可靠性。CPLD或FPGA技术的出现,为DSP系统的设计又提供了一种崭新的方法。利用CPLD或FPGA设计的DSP系统具有良好的灵活性和极强的实时性。同时,其价格又可以被大众接受。由于乘法器在数字信号处理系统中具有广泛的应用,所以本文以乘法器的处理系统中具有广泛的应用,所以本文以乘法器的设计为例,来说明采用可编程逻辑器件设计数字系统的方法。如果想使系统具有较快的工作速度,可以采用组合逻辑电路构成的乘法器,但是,这样的乘法器需占用大量的硬件资源,因而很难实现宽位乘法器功能。本
[嵌入式]
可编程逻辑在<font color='red'>数字信号处理</font>系统中的应用
Dream Chip与Tensilica合作开发图像/视频算法,应用于新的IVP数字信号处理
美国加州SANTA CLARA和德国GARBSEN-2013年2月18日,Tensilica和Dream Chip科技(以下简称DCT)宣布,将合作开发及优化DCT的视频和图像信号处理软件,应用于Tensilica新的IVP图像DSP(数字信号处理器)。DCT是Tensilica多年的合作伙伴,以其丰富的图像、视频专业背景为两家公司共同的客户提供技术支持。 Tensilica影像/视频部门总监Gary Brown表示:“DCT拥有丰富的图像和视频信号处理专业技术,一直以来都和Tensilica保持着合作关系,成为TensilicaIVP产品早期的合作伙伴是很自然的选择,DCT在IVP的前期研发阶段提供了很多帮助,凭着在图像和视频
[嵌入式]
ADSP系列数字信号处理器件的应用
    摘要: ADSP是AD公司生产的浮点式DSP系列产品,文中对几种ADSP系列产品的特点作了综合描述,指出了它们各自系列的特性和数据处理能力。最后给出了ADSP系列产品应用于数字滤波器的实现方法和程序。     关键词: 超哈佛结构  ADSP  多功能指令  自动缓冲  数字滤波器 DSP(Digital Signal Processing)芯片也称数字信号处理器,它是一种特别适合于进行数字信号处理运算的微处理器,其主要特点是能够实时快速地实现各种数字信号处理算法。自1980年以来,DSP芯片得到了突飞猛进的发展,现在DSP芯片的应用越来越广泛。美国模拟器件公司(Analog Devisces,简称
[应用]
基于软件定义无线电的实时频谱分析仪功能概述(四)数字信号处理
数字信号处理(DSP),是以数字运算方法来实现对信号的变换、滤波、检测、调制解调和快速算法等处理过程,它具有高精度、高可靠性、可程序控制、可时分复用、便于集成化等优点。   数字下变频器 数字下变频(DDC)指在超外差式接收机中经过混频后得到的中频信号比原始信号的频率低的一种混频方式。在超外差式接收机中,如果经过混频后得到的中频信号比原始信号的频率低,那么这种混频方式叫做下变频 (DC),将射频信号通过一次或者几次的模拟下变频转换到中频上,在中频对信号数字化,然后再进行数字下变频。 数字下变频分为两个基本的模块,数控振荡器NCO混频模块和抽取滤波模块,其中NCO模块产生正余弦波样本值,然后分别与输入数据相乘从而完成混频。
[测试测量]
基于软件定义无线电的实时频谱分析仪功能概述(四)<font color='red'>数字信号处理</font>
采用数字信号处理器TMS320C6201构成的视频跟踪警戒装置
    摘要: 介绍了一种以高速数字信号处理器TMS320C6201为核心器件构成的视频跟踪警戒装置。该视频跟踪警戒装置,即可自成一个小系统,独立进行工作;也可作为一个子系统,装在其它光电测量跟踪系统中工作。     关键词: 电视跟踪 匹配跟踪 图像处理 数字信号处理器     在光电测量跟踪系统的实际应用中,对其视频器量跟踪部分,提出了越来越高的要求。例如,有越来越多的应用场合,要求光电测量跟踪系统对更大区域的视频图像具有实时匹配跟踪(相关跟踪)的功能。在匹配跟踪(相关跟踪)过程中,如果需要匹配处理的图像区域较大,则运算量非常可观。在视频跟踪当中,为了能够在有限的时间(如20毫秒时间内)实现大量的运算处理
[应用]
基于DSP的H.264编码器的设计与优化
  1 引言   H.264是ITU-T的视频编码专家组(VCEG)和ISO/IEC的活动图像专家组(MPEG)联合制定的视频压缩标准。它在H.263/H.263++的基础上发展,在继承所有编码压缩技术优点的同时引入许多全新的编码技术和网络适配层NAL的概念,从而拥有更高的编码效率和更好的网络适配性。为从低码率的实时通信系统或无线环境到高码率的HDTV和数字存储系统提供一个优良的视频压缩编码通用工具。但H.264标准优异的性能表现是以编码运算复杂度和运算量大为代价,在通用的PC机平台实现会占用较大的CPU和内存资源。随着数字信号处理器(DSP)技术的高速发展,DSP的处理速度和能力飞速提高。DSP已满足H.264标准的编解码运算
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved