全新DSP内核 面向数字电视 智能手机市场【CEVA】

发布者:EE_fan最新更新时间:2011-02-14 来源: EEWORLD关键字:CEVA-TL3211  CEVA-TeakLite-III  DSP  数字电视 手机看文章 扫描二维码
随时随地手机看文章

    CEVA公司宣布,其CEVA-TeakLite-III DSP架构增添新成员CEVA-TL3211。这款先进的DSP内核瞄准市场对低成本智能手机以及数字电视 (DTV)、机顶盒 (STB) 与蓝光播放器等设备中高清 (HD) 音频功能不断增长的需求。CEVA-TL3211可提供业界最高的性能和功效,最大的用户灵活性,以及最小的存储器占用空间,能够满足2G/3G调制解调器与先进音频处理的性能需求,包括获Dolby和DTS全面认证的HD音频编解码器集合。这款新推内核已获一家顶级半导体供应商的采用。

    新推出的CEVA-TL3211 DSP内核符合CEVA-TeakLite-III架构标准并且代码向前兼容,而符合TeakLite-III架构的DSP内核最近被一份行业独立报告誉为‘业界最佳音频处理器’(注1)。CEVA-TL3211是一款32位音频DSP,若采用40nm工艺节点制造,运行频率可高达1GHz,且硅片面积仅为0.2平方毫米。CEVA-TL3211特别适合于DTV和STB市场,运行一个完整的DTV音频用例只需要不到200MHz,可以让芯片供应商有充裕的空间在同一个内核上运行各种不同的后处理功能,从而降低总体成本。对于低成本的智能手机来说,CEVA-TL3211可以高效的将基带处理功能和诸如HD音频与语音增强(如噪声消除和波束赋形) 等等的应用处理功能集成起来。

    The Linley Group 高级分析师Joseph Byrne 表示:“下一代音频处理解决方案必须满足众多严苛的要求,包括性能、多码流编解码器支持和严格的成本预算要求。在最近的研究中,我们发现基于这些标准来衡量,CEVA-TeakLite-III架构是针对音频应用的业界最佳处理器。通过推出更强功能的CEVA-TL3211,CEVA在为大范围的产品实现HD音频功能时处于更有利的地位。”


    CEVA-TL3211 DSP内核与CEVA-TeakLite系列的早期产品如CEVA-TL3210、CEVA-Teak、CEVA-TeakLite和CEVA-TeakLite-II DSP完全向后兼容,因而这些早期DSP内核的获授权厂商能够轻易复用其现有代码。通过其全缓存子系统和CEVA已获生产验证的应用程序优化器及软件开发环境,CEVA-TL3211能够帮助客户进一步缩短开发时间。

    灵活的CEVA-TL3211 DSP内核除了具备业界领先的性能,可同时进行多编解码器和多码流处理以外,还具有以下优势:

    • 全面支持最新的HD音频编解码器以实现最优音质,包括面向下一代DTV和STB设计的Dolby MS10 和 MS11 多码流编解码器,以及完整的 DTS-HD音频编解码器;
    • 灵活的全缓存设计 (程序和数据),包括L2 缓存支持,可实现快速算法开发,支持使用实际系统DDR限制,降低终端产品的成本;
    • CEVA创新的功率调节单元 (PSU),支持时钟频率和电压的调节,可降低功耗,减少散热,允许使用成本较低的封装;
    • 全双工AXI总线,可降低功耗,提高性能,并易于集成到现代SoC中;
    • 稳健的软件开发环境,便于软件移植和C语言编程。
 
    CEVA公司市场拓展副总裁Eran Briman 表示:“CEVA-TeakLite DSP是目前最流行、运用最广泛的DSP架构,共赢得了100多项设计方案,出货量迄今已达15亿,并带有90多个全面优化的音频/语音编解码器,而新推出的CEVA-TL3211正是这种架构的进一步扩展。CEVA充分利用已获生产验证的CEVA-TeakLite-III DSP架构来满足DTV、STB和智能手机等下一代音频/语音应用的特定需求,提供业界至今功能最强大的音频/语音处理器。CEVA在与音频技术领域的领导厂商合作上的口碑卓著;而且我们的创新性技术,如该解决方案中的功率调节单元,高效存储器使用和强大的音频处理能力,均可帮助产品开发人员以更快的速度和更低的风险满足市场需求。”

 
    满足严苛的HD音频要求

    CEVA-TL3211 DSP内核具有本地32位处理能力,包括一个单周期32x32位乘法器、一个32位寄存器文件、64位存储带宽、宽动态范围的72位累加器,以及高效的位操作能力。除了能够支持多达三条并行指令之外,CEVA-TL3211 还支持实现高效编解码器所需的单精度和双精度FFT指令。这些特性使得CEVA处理器从其它IP供应商的竞争产品中脱颖而出,提供全32位精度以实现最高效的HD音频标准方案。

    CEVA-TL3211包含有一个创新的存储器子系统,支持程序缓存、2路组相联数据缓存、可配置大小的缓存和紧耦合存储器 (TCM) ,以及用户可选的写入策略。这种缓存子系统还进一步支持自动预取以提高效率、使用2级系统缓存,以及非阻塞事务处理。CEVA-TL3211的存储器子系统,使得CEVA能够利用最小的片上存储器来优化HD音频编解码器,并实现出色的系统DDR稳健性。

    CEVA-HD-Audio解决方案综合了广泛的编解码器支持

    CEVA-TL3211 DSP 内核综合了一组最优化的音频/语音编解码器,可用作CEVA-HD-Audio解决方案的一部分。这款单内核解决方案采用40nm工艺节点制造,硅片面积仅为0.2平方毫米,是业界最紧凑、功效最高的HD音频产品,可集成在家庭娱乐和消费IC中。相比其它音频解决方案 (某些先进音频使用案例如蓝光光盘设备需要双核处理器),这一解决方案能够降低总体成本和减小芯片尺寸。

    除了MP3、AAC、HE-AAC、WMA、WMA Pro和 RealAudio等众多主流编解码器标准之外,CEVA直接提供的经全面认证的HD-Audio编解码器也支持CEVA-TeakLite-III架构,其中包括Dolby编解码器Dolby Digital、Dolby Digital 5.1 encoder、Dolby Digital Plus、Dolby TrueHD、Dolby ProLogic IIx) 和DTS编解码器 (DTS 核心解码器、DTS 5.1 编码器、DTS-HD LBR、DTS-HD Master Audio、DTS NEO:6)。所有这些编解码器均以实现内部存储器使用最小化为目的进行了优化,并针对降低总体系统速度和外部存储带宽要求而量身定做。

    CEVA-TeakLite-III架构还支持广大范围的语音编解码器和电话功能,包括G.7xx、窄带和宽带AMR、EVRC、噪声减小、波束赋形,以及语音识别。

 
    成熟稳健的软件开发环境

    CEVA-TL3211 DSP内核拥有完备的软件开发、调试和优化环境支持 ──CEVA-Toolbox™。C语言编程能力对于缩短开发时间和确保易于移植到未来平台是至关重要的。此外,这个开发环境全面仿真了CEVA-TL3211的全缓存子系统,可进行周期精确的应用程序开发与分析。

    CEVA-Toolbox 包含软件库、图形化调试器和称为CEVA应用程序优化器(Application Optimizer)的完整优化工具链。该应用程序优化器能够让开发人员对C语言源代码进行自动和手动的优化。

关键字:CEVA-TL3211  CEVA-TeakLite-III  DSP  数字电视 引用地址:全新DSP内核 面向数字电视 智能手机市场【CEVA】

上一篇:基于DSP的高性能多媒体解决方案【TI】
下一篇:3G系统中Turbo译码改进及DSP实现

推荐阅读最新更新时间:2024-05-02 21:15

基于DSP的半自主远程控制移动机器人系统
摘 要 介绍自行开发的半自主远程控制移动机器人系统的软硬件设计方案。以TI公司TMS320LF2407A型号的DSP芯片为机器人小车控制器核心,重点阐述系统定位模块、图像采集模块及无线数据侍输模块等,并给出PC机和DSP之间的数据传榆协议以及实验结果。 关键词 数字信号处理器(DSP) 移动机器人 GPRS 图像传输 引 言 机器人技术融合丁机械、电于、传感器、计算机、人工智能等许多学科的理论与技术,是当今许多前沿领域技术的综合体。移动型机器人主要用于对一些危险和未知的地域进行探索,例如是探索外星地表、进行引爆地雷等都需要使用到移动型机器人。半自主远程控制移动机器人由于具有较强的活动能力、良好的可控性等特点,在工农业、国防等
[嵌入式]
基于CX2443x解码内核的数字电视机顶盒设计
  当前,广播电视正处于模拟技术向数字技术,单向广播向双向交互式传输,基本业务向扩展和增值业务的过渡和发展阶段。数字有线电视机顶盒正是这一发展阶段的产物。借助机顶盒,人们不仅可以用原有的模拟电视收看数字电视节目,还可利用数字机顶盒交互式功能获得电子节目指南(EPG)、视频点播(VOD)、收发电子邮件、数据广播、远程教育等增值服务。具体操作上,需要在用户终端的模拟电视机上加装机顶盒以完成数字电视信号和数据的接入,并完成视音频信号的解码输出。本文介绍了机顶盒系统的硬件设计。 器件的选型 选择芯片时除了要满足基本的接收数字电视功能,还要能够使用户通过有线电视网络实现Internet的高速接入,即要具备STB和Cable Modem两种基
[家用电子]
Cadence推出两款适用于汽车的新DSP IP内核
6月30日,Cadence Design Systems宣布推出两个用于汽车、消费和工业市场嵌入式处理的新DSP IP内核:Tensilica ConnX 110和ConnX 120,进一步扩展其广受欢迎的Tensilica® ConnX系列雷达、激光雷达和通信DSP。这两个小型、低功耗DSP与经过验证的高性能ConnX B10和B20 DSP共享通用指令集架构(ISA),从而为客户提供更大的设计灵活性。这四个DSP涵盖从低端到超高端的广泛性能范围,可提供可扩展的同类最佳的功率、性能和面积(PPA)。 图片来源:Cadence 128位ConnX 110 DSP和256位ConnX 120 DSP采用N路编程模型,与Co
[汽车电子]
Cadence推出两款适用于汽车的新<font color='red'>DSP</font> IP内核
采用模糊逻辑设计基于DSP发动机控制器
  越来越多企业开始使用变速驱动发动机来减少能源的消耗。这需要通过从微分(PID)控制器转向基于模糊逻辑算法的系统来简化设计,缩短开发时间,并消除复杂的数学公式。   但是,这对发动机提出了新的挑战。当使用传统的积分和微分(PID)控制器来控制无刷直流(BLDC)电机的速度是复杂的,因为它们依赖于复杂的数学模型,并且是计算密集型的。而使用模糊逻辑(FL)的算法,可以消除设计过程对复杂的数学公式的依赖,并且提供一个容易理解的解决方案。与(PID)微分控制器相比,模糊逻辑(FL)发动机控制还有一个优势,那就是开发周期更短。本文讨论了采用德州仪器c28xx定点DSP系列,实现用模糊逻辑算法来控制无刷直流电动机的过程。   无刷直
[嵌入式]
基于DSP Builder的16阶FIR滤波器实现
0 引 言 FIR数字滤波器在数字信号处理的各种应用中发挥着十分重要的作用,它能够提供理想的线性相位响应,在整个频带上获得常数群时延,从而得到零失真输出信号,同时它可以采用十分简单的算法予以实现。这些优点使FIR滤波器成为设计工程师的首选。在采用VHDL或VerilogHDL等硬件描述语言设计数字滤波器时。由于程序的编写往往不能达到良好优化而使滤波器性能表现一般,而采用调试好的IP Core需要向Al-tera公司购买。在此,采用一种基于DSP Builder的FPGA设计方法,使FIR滤波器设计较为简单易行,并能满足设计要求。 1 FIR滤波器介绍 1.1 FIR滤波器原理 对于一个FIR滤波器系统,它的冲
[嵌入式]
基于<font color='red'>DSP</font> Builder的16阶FIR滤波器实现
CEVA推出32位DSP架构框架CEVA-TeakLite-4
CEVA公司推出CEVA-TeakLite-4,这是一款用于高级音频和语音应用的业界功能最强大的低功耗、可扩展32位DSP架构。CEVA TeakLite 4 针对于智能手机,移动计算和数字家庭设备市场,满足市场对于语音预处理和音频后处理算法以及多通道音频编解码器(codec)日益复杂的需求。 CEVA-TeakLite-4以业界广泛使用并经过验证的CEVA-TeakLite系列功能为基础,采用创新性智能功耗管理技术,并支持客户自定义扩展组件,因此是一种高度灵活的架构,甚至适用于面积和功率最为敏感的设计。举例来说,与利用Dolby Mobile 3+后处理来进行MP3解码的CEVA-TeakLite-III DSP相比,CEVA
[嵌入式]
基于TI DM642和OMAP5912 DSP实验板实现汽车CADAS系统设计
根据报导,中国每年超过11万人死于车祸,大部分的事故皆由人为因素引起,而疲劳与分心则是主要的原因。随着工业的进步,行车安全以及车辆防盗的问题已摆在世界人民面前。虽然瞌睡侦测、脑电波等相关研究都致力于提醒驾驶员,但是其效果并非相当令人满意;加上系统的反应时间以及系统成本因素,无法全面普及。 除了行驶安全的问题让人担忧之外,车辆本身的防盗装置亦使人烦心。根据资料显示[2],中国每年有超过7.2万辆汽车失窃,平均每7分钟就有一辆汽车遭窃,即使目前的车辆在出厂时都配备防盗锁,且使用者自己也会加装防盗窃装置,但是效果并不显著,目前监控系统最多做到传送文字短信至使用者手机作为提醒,但是无法将实时监控的影像连续不断地传送出来,这样就很容易产
[嵌入式]
更高性能/更低功耗的异步DSP核心设计
  目前,处理器性能的主要衡量指标是时钟频率。绝大多数的集成电路 (IC) 设计都基于同步架构,而同步架构都采用全球一致的时钟。这种架构非常普及,许多人认为它也是数字电路设计的唯一途径。然而,有一种截然不同的设计技术即将走上前台:异步设计。   这一新技术的主要推动力来自硅技术的发展状况。随着硅产品的结构缩小到 90 纳米以内,降低功耗就已成为首要事务。异步设计具有功耗低、电路更可靠等优点,被看作是满足这一需要的途径。   异步技术由于诸多原因曾经备受冷落,其中最重要的是缺乏标准化的工具流。IC 设计团队面临着巨大的压力,包括快速地交付设备,使用高级编程语言和标准的事件驱动架构 (EDA) 工具,帮助实施合成、定时和验证等任务
[嵌入式]
更高性能/更低功耗的异步<font color='red'>DSP</font>核心设计
小广播
热门活动
换一批
更多
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

更多精选电路图
换一换 更多 相关热搜器件
更多每日新闻
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved