基于TSl01型DSP链路口的多通道高精度数据采集电路设计

发布者:Zhenxiang最新更新时间:2014-03-25 来源: 中电网关键字:数据采集  TSlOl总线  链路口 手机看文章 扫描二维码
随时随地手机看文章

  1 引言

  在信号处理领域,DSP技术的应用越来越广泛,基于DSP的信号采集处理平台不断出现。常见的DSP信号采集处理平台利用总线进行数据采集,总线上多个设备的数据传输经常相互冲突。ADI公司的Tiger SHARCl01型DSP(简称TSl01)只有总线和链路口可以与外设通信,基于缓解总线冲突的目的,笔者设计了一种以现场可编程门阵列(FPGA)作为数据接口缓冲器,避开总线,经TSl01的链路口将多个A/D转换器采集到的数据传送到TSl01。由FPGA完成多个多路A/D转换器采集数据的缓冲排序,并形成符合TSl01链路口传输协议的数据流,送到TSl01的链路口。该设计实现了链路口与其他非链路口外部设备的通信。减少了TSlOl总线上的数据传输量,缓解了总线竞争的问题。

  2 ADS8361型A/D转换器

  ADS8361是TI公司生产的双通道、四路、模拟差分输入、16 bit同步采样串行A/D转换器。4路模拟差分输入分成2组,每组各有1个A/D转换模块,可同时采样;对每个输入最快可以实现500 ks/s的采样率,即2 μs就完成1次A/D采样。采样后的数据由串行接口输出

  ,这对于具备同步串行接口的大多数DSP是非常有用的,DSP的总线可以挂接多种其他设备,在高速连续采样的过程中,DSP的串口和总线可以互不影响地独立工作。

  ADS8361在采样频率率为50 kHz时,有80 dB的共模抑制,这在强噪声环境中非常重要。ADS8361需要模拟电压和数字电压分别供电,考虑到与外部电路的匹配,所以模拟部分选择5 V供电,数字部分与DSP的I/O电压一致,选择3.3 V供电。工作时既可以使用内部2.5 V参考电压,也可以由外部提供参考电压。差分模拟输入信号的电压范围为±2.5V。ADS8361采用SSOP-24封装。CS引脚是ADS8361的片选;Ml、M0、AO引脚用于选择采样通道和数据通道;RD引脚为读取数据引脚,CONVST引脚是A/D转换脉冲,在使用中应将RD与CON-VST引脚相连;CLOCK引脚用于输入采样时钟(与下文中FPGA输出的ADCLK相连);2个通道的数据输出引脚分别为SERIAL DATA A和SERIALDATA B,每次转换输出16 bit数据。ADS8361的工作时钟最大值为10MHz,高电平和低电平至少各40 ns。

  3 TSl01的链路口及传输方式

  TSl01是高性能128 bit浮点数字信号处理器,其运算能力很强(18亿次/秒),而外部总线吞吐能力相对不足(若外部频率为100 MHz,则外部总线传输速度为800 MB/s),当外设较多时很容易形成I/O瓶颈。不过它有四个高速链路口,每个链路口的传输速度极限为250 MB/s,适合TSl01之间的点对点高速传输,也可与其相同协议的外设通信,从而大大缓解了总线压力。

  TSl01的每个链路口由发送器和接收器两部分组成,每部分都有128 bit的移位寄存器和128 bit的缓冲寄存器,其结构如图l所示。每个链路口均有8 bit数据线和LxCLKIN、LxCLKOUT和LxDIR(x为链路口序号0-3)3个控制引脚,可支持多片TSl01处理器间点对点的双向数据传送,也可以用于与外部设备进行数据传输。其中LxDIR用来指示链路口的数据流向。LxCLKIN和LxCLKOUT为链路口的时钟/确认握手信号。发送数据时,LxCLKOUT为时钟信号,LxCLKIN为确认信号;接收数据时,LxCLKIN为时钟信号,LxCLKOUT为确认信号。发送数据时,首先传输4字数据到链路发送缓冲寄存器LBUFTx,再将其复制到移位寄存器(若移位寄存器为空,此时LBUFTx可被写入新的数据),然后以字节的形式发送(先发送低字节),每个字节在链路时钟的上升沿和下降沿被驱动和锁存。接收器的移位寄存器为空时,系统将开始接收发送方传输的数据并将其送入移位寄存器,同时驱动LxCLKOUT为低电平。当整个4字接收完毕后,如果接收缓冲寄存器LBUFRx为空,系统会将4字数据从移位寄存器复制到LBUFRx,并在数据被复制后驱动其Lx-CLKOUT为高电平,以告诉发送方接收缓冲寄存器为空,可以准备接收新数据。发送方检测到Lx-CLKIN为高电平后立即进行下次传输。

  结构图

  常见的启动链路传输数据的方法有二种:利用TSl01的IRQ中断启动和利用链路中断启动。链路传输以DMA方式进行,DMA方式是在TSl01内核不干预的情况下,后台通过链路口高速传送数据的机制。从外部设备向链路口传送数据,实际上是链路口把外部设备送来的数据自动保存到TSlOl的内、外存储器中,也可以经其他链路口转发出去。对链路口及其DMA寄存器进行正确的设置后就可以设置TCB块。DMA启动后,一旦链路缓冲器未满,它将向外部设备请求数据。这时,如果DMA可以占用内部或外部数据总线,那么,系统便可将数据从链路口传送到存储器中。 

  4 数据采集的硬件设计

  TSIOI是运算能力强但与外部连接资源相对少的一类DSP,在多个TSl01级连的系统中,如果利用总线进行数据采集,A/D转换器通常需要长时间占用总线,会经常出现争占总线的问题,从而导致信号采集处理出现总线瓶颈,利用链路口进行数据采集可以很大程度地释放总线资源。本应用中需要对10路模拟信号同时进行500 kHz的采样,传输的数据率为lOx0.5 MBx2=10 MB/s《250 MB/s。

  TSl01通过FPGA进行数据采集,它的链路口作为数据输入口。它们的连接结构如图2所示,将链路口的LxCLKIN直接和FPGA连接,由FPGA驱动,在FPGA向链路口传送数据时作为链路口的时钟输入。LxDIR和LxCLKOUT可以悬空,链路口的8条数据线接到FPGA上。

  连接结构

  设计中将每个A/D转换器的M1、NO、A0引脚接地,仅取用每个A/D转换器的2个模拟差分输入——AO和B0通道,2个通道可以在2μs之内同时完成1次采样。本

  设计共用5个ADS8361级连以扩充模拟输入通道,实现10个模拟通道输入,每个ADS8361的RD与CONVST连接,由FPGA进行控制,5个ADS8361同时进行A/D转换,转换后在FPGA内同时完成串并转换,把转换后的并行数据先锁存在FPGA内部,再将各通道按先低字节后高字节依次传送到TSl01的链路口。

  5 数据采集的软件设计

  软件部分包括TSl01软件设计和FPGA软件设计,FPGA软件设计采用VHDL实现。其结构如图3所示。

  FPGA软件设计采用VHDL实现

  FPGA的主要操作是将5个ADS8361的10路串行采集数据转换成20个8 bit数据,再将数据锁存,同时产生链路时钟,将锁存后的数据发送到TSl01链路口。需要实现的时序如图4所示,其中CLOCK是TSlOl外部时钟,ADCLK是ADS8361的工作时钟,是CLDCK的5分频,占空比为60%,CONVST与RD相连接,LINKCLK是链路时钟,LINKDATA是链路数据。

  需要实现的时序

  使用链路传输时,TSl01在链路时钟的上升沿和下降沿都锁存数据,20个8 bit数据需要lO个链路脉冲,而链路口每次至少需要传输128 bit的数据,即至少需要8个脉冲,且发送数据需要的脉冲数必须为8的倍数。所以设计中每次通过链路发送数据的脉冲数为16个,前10个传输A/D转换器采集到的数据,其后的6个脉冲发送0x55。发送到链路的数据是A/D转换器上次转换的结果。TSl01可以设置链路口工作时钟为内核时钟的2、3、4、8分频,设计中TSl01外部时钟CLOCK是50MHz,内核时钟是CLOCK的5倍频即250 MHz,链路口接收数据时FPGA给TSIOI的链路时钟LINKCLK是25 MHz TSl01链路口工作时钟应尽量接近链路时钟LINKCLK,所以设置TSl01链路口工作时钟为内核时钟的8分频即31.25 MHz。 

  系统采用链路中断方式接收FPGA送来的数据,链路中断方式数据接收的程序如下:

  程序

  程序

  6 A/D转换器电路的设计和使用

  设计高精度A/D转换器的关键是保证有效位数,ADS8361的输入动态范围为:±2.5 V,每个量化单位对应0.076 mV,因此应设法降低噪声和干扰。噪声和干扰的来源主要有二种:一种是A/D转换器自身的噪声如量化噪声等,另一种是周围电路产生的噪声干扰。前者是A/D转换器固有的,后者的大小远远超过前者,特别是电源、模拟/电路数字电路之间的干扰。ADS8361的差分输入方式大大降低了共模干扰。设计中主要考虑如何在电路中减少其他噪声和干扰。

  电源设计是抑制噪声的关键,本文介绍的设计具有多种电压(模拟5 V、-5 V和数字3.3 V、1.2V等)并且是混合模拟和数字信号的板级设计,选择合适的电源电路,合理地进行电源层和地层的切割是很重要的。开关电源具有体积小、效率高、输出稳定等优点,同时能够很好地解决TSlOl的上电次序问题,但纹波明显。开关频率越高输出电压纹波越小,电路中选用的电感器在10μH~200 μH为宜,电路中可以使用ESR小、容值大的电容器构成去耦电路,同时在板上放置多种电容器进行滤波。

  减少数字信号干扰也可以有效提高A/D转换器的精度,布板和布线时要使ADS8361模拟差分信号输入区域尽量远离数字信号,FPGA设计中尽量避免多个信号电平同时翻转,同时给A/D转换器提供良好的工作时钟,应使用串联终端法,串联1只小电阻器可以很好减少时基抖动,时钟信号进入A/D转换器的布线越短越好,同时不要离数字信号太近,也不要靠近模拟区,否则会增加模拟区的噪声。同时要注意单点共地,在共地的点上串接1个磁珠。设计中使用了多层板布局,在轻载情况下可以将输出电压纹波减到4mV。

  7 结束语

  笔者设计一种通过TSl01链路口进行多A/D转换器多通道高精度数据采集的实现方法,在DSP信号采集处理系统中可以不占用总线,实现并行数据传输和处理,有更高的实时性,同时探讨了如何提高A/D转换器精度的问题。该设计方法已经应用于多种并行和串行A/D转换电路中,具有通用性。

关键字:数据采集  TSlOl总线  链路口 引用地址:基于TSl01型DSP链路口的多通道高精度数据采集电路设计

上一篇:Altera加入IBM OpenPOWER联盟
下一篇:DSP编程技巧之1:聊一聊编译流程

推荐阅读最新更新时间:2024-05-02 23:03

一种基于LabVIEW的无线自动测控系统设计
摘要:针对弹药爆炸现场爆压测量难的问题,采用 LabVIEW 为工具设计了一套无线自动测控系统,主要由传感器网络节点、无线中继站AP和上位机三部分组成。测控系统以LabVIEW为主控软件,利用图形化编程语言和模块化设计实现了对无线传感器网络节点的控制、实验数据的读取、存储和分析。通过系统验证和测试表明,该系统具有数据采集、无线传输和远程控制的能力,完全能够胜任恶劣环境下爆炸现场爆压测量的重任。 在弹药的设计过程中需要知道弹药爆炸时的相关数据参数,而传统仪器设备却很难满足这些科学实验的需求,特别是对人类无法生存的恶劣实验现场,实验数据的获取就更加困难,开发新的仪器设备不仅存在开发周期长和测试效率低的问题,还大大增加了测试成本。美
[测试测量]
一种基于LabVIEW的无线自动测控系统设计
攀钢1450热连轧数据采集系统
攀枝花新钢钒股份有限公司热轧厂1450基础自动化系统(u)通过PLC采集各个检测设备的实时数据,采集周期短,可以实现对轧制过程的快速响应。但由于PLC本身无法存储大量的实时数据,不能满足数据存储和分析的需要,东北大学轧制技术及连轧自动化国家重点实验室和攀钢热轧板厂于2006年初联合开发攀钢1450数据采集系统,采集PIE实时检测数据和过程控制计算机(L2)实时控制数据,为后续开发的基于人工智能新技术数据挖掘系统提供稳定可靠的数据平台。 l 系统描述 系统主要由基础自动化系统、过程自动化系统、生产控制计算机系统(IJ3)、数据中心机服务器和质量分析终端组成。其中,基础自动化系统包括1台粗轧R1区域PLC R1、1台粗轧R2区
[嵌入式]
基于MSp430单片机的微功耗数据采集系统
0 引言 以电池作为电源的水下数据采集系统,若要长时间工作必然要为其配备大量的电池作为电源,如果能降低系统的功耗,那么将减少电池的数量,不仅能降低系统的成本而且能大大缩小系统的体积和重量,也更有利于水下数据采集系统的布放。本文介绍了一种基于微功耗单片机MSP430F1611和CF卡的水下微功耗数据采集系统的设计与实现,总功率仅150mW。相比传统的以DSP为处理器、IDE硬盘为存储介质的数据采集系统,功耗大大降低。 1 系统总体构成 本系统是应用在矢量水听器噪声测量试验中,要求实时采集并存储矢量水听器4通道信号,每通道采样率为10kHz,在水下不间断工作7小时。 鉴于本系统采样率不高,7个小时总的数据量不超过2
[单片机]
基于MSp430单片机的微功耗<font color='red'>数据采集</font>系统
基于DSPIC30F3013的CAN总线数据采集系统方案
  引言   在工业控制中,为了保证系统的可靠运行,需要检测周围的环境变量(如温度、气压、湿度等)。通常的做法是将分布在各处的传感器采集到的信号通过各自的线路连接到监控中心,这种方式在有效地完成检测任务的同时也造成了线路资源的极大浪费。因此,提出了简化线路布局的要求。CAN(控制器局域网)是串行通信协议,能有效支持高安全等级的分布实时控制,同时在理论上,CAN总线网络内的节点近乎没有限制。基于此,本设计将一种基于数字信号控制器的CAN总线数据采集系统作为一个CAN节点,每一个需要监控的区域放置一个CAN节点,各个节点通过CAN总线与监控中心实施通信。系统总体框图如图1所示。      1 硬件构成   该数据采集系统由两部分构成
[嵌入式]
基于DSPIC30F3013的CAN<font color='red'>总线</font><font color='red'>数据采集</font>系统方案
单片机多路数据采集汇编源程序
单片机多路数据采集汇编源程序在下面 源程序: 单路采集程序: MOV DPTR,#0F8FFH MOV R0,#00H ;将存储器的首地址存在R0,R1两个寄存器中 MOV R1,#00H MOV R2,#200D ;设置循环 MOV R3,#4 MOV R4,#8D MAIN: CLR P1.1 ;选中ADC0809 PUSH DPL ;DPTR入栈 PUSH DPH MOVX @DPTR,A ;启动AD转换 ACALL DELAY ;延时5ms 保证采集数据频率为200HZ MOVX A,@DPTR ;读数据 SETB P1.1 ;选中存储器 MOV DPL,R0 ;将存
[单片机]
基于RS-485总线数据采集系统
  1 硬件设计   1.1 系统整体框图   系统实质上是一个集散控制系统,更准确地说是一个远程数据采集系统,系统概念设计图如图1所示,系统整体框架图如图2所示。         1.2 系统模块设计   1.2.1 信号获取模块   系统采集大坝坝内各个方位的形变,这种形变反映出各个方位的压力值。选用NZS - 25系列差阻式应变计,它是一种大量程大应变计,适用于大坝及其他混凝土建筑物内部、钢结构等的应变量测量。它与一般压力传感器的结构不同,是通过测量比值而得到压力值,其基本结构如图3所示。        图3中,R1、R2为敏感电阻,其基准电阻值为40Ω,在其没有受压时,2个电阻的阻
[嵌入式]
基于GP-IB总线的加速度计测试系统设计
加速度计是惯性导航系统中的重要敏感元件,在高精度定位定向系统中,其性能的好坏起着关键作用,为此需对加速度计进行严格的测试。到目前为止,许多加速度计的检测仍然采用人工方法,由多人负责一套测试台,测试数据也由人工读取并记录,这种方法效率低、容易出错,在大批量加速度计的检测过程中,其弊端日益明显。随着自动测试技术、计算机技术日益普及,GPIB(IEEE488)接口和总线技术日趋成熟,GPIB技术逐渐显示出用于针对加速度计测试的适应性,这种传感器具有测试数据采集、数据流量适中、实时性要求较高、具有可扩展性与易用性的特点,测试人员可以方便地通过高级语言编程开发出实用的加速度计自动测试系统。因此,为有效提高测试效率和自动化水平,设计实现了基于
[测试测量]
基于GP-IB<font color='red'>总线</font>的加速度计测试系统设计
使用TMS320C542构成数据采集处理系统
  近年来,随着DSP技术的普及,一大批低价格、高性能DSP芯片的出现,越来越多的电子工程技术人员开始使用DSP来进行系统设计.本文以TI公司C5000系列DSP中的TMS320C542为例,构成一种数据采集处理系统.文中详细地分析了系统的结构、设计的注意事项、HPI接口的工作原理与连接方法、系统的工作流程以及软件编制中的注意事项.   1 TMS320C542结构及应用   TMS320C542是TI公司C5000系列DSP中的一种,C5000系列共有的特点如下:   ·改进的哈佛结构,包含一条程序总线,三条数据总线和四条地址总线   ·高度并行的CPU和针对应用优化的硬件   ·针对算法和高级语言优化的指令集
[嵌入式]
使用TMS320C542构成<font color='red'>数据采集</font>处理系统
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved