XILINX推出针对最新TI DSP的高速互通接口

发布者:EnchantedDream最新更新时间:2006-04-18 关键字:DSP  接口  FPGA 手机看文章 扫描二维码
随时随地手机看文章

  赛灵思公司日前宣布,推出两种针对德州仪器DSP的接口。赛灵思Serial RapidIO接口适用于Virtex-4和Virtex-II Pro FPGA,可向TI高性能TMS320C6455 DSP提供10 Gbps的串行链路。这种高速工业标准链路使面向TI DSP的设计者能够使用赛灵思FPGA来进行DSP加速、总线桥接、逻辑合并或实现新外设。新的VLYNQ接口在赛灵思低成本的Spartan-3与Spartan-3E FPGA上提供了一种到CoreConnect总线的桥接电路,允许设计者使用FPGA来扩展其基于达芬奇(DaVinci)技术的TMS320DM644x数字媒体处理器或其他任何带有VLYNQ接口的TI DSP的外设数量。

  “与TI这样的DSP生态系统领导厂商协作,是我们数字信号处理战略与路线图的基石,”赛灵思公司DSP部总经理兼副总裁Omid Tahernia说。“这些新型接口建立在我们去年推出的协处理平台的基础上,为将来推出更多协作解决方案铺平了道路。”

  “我们的TI DSP解决方案现在具备到赛灵思FPGA的标准化高速接口,”德州仪器新兴终端设备的DSP业务总经理Joe Rigazio说。“通过协作,TI与赛灵思缩短了视频客户端/基础设施与数字通信市场中客户推出复杂系统设计的上市时间。”

  Serial RapidIO互通性

  Serial RapidIO接口在FPGA与TI C6455 DSP之间建立了一条极高速的链接,可实现数据和时钟的高吞吐率。赛灵思RapidIO接口支持在Virtex-4 FX和Virtex-II Pro FPGA平台上实现x1和x4通道Serial RapidIO链接。x1 和 x4 通道配置均支持每通道1.25 Gbps、2.5 Gbps和3.125 Gbps的工作链接速率。通过赛灵思Serial RapidIO接口,设计者可以使用TI DSP在无线与电信基础设施、数字视频和成像等应用中实现独特而灵活的高性能架构。

  VLYNQ互通性

  VLYNQ是一种低引脚数串行通信接口,工作速率最高可达125MHz。新型赛灵思VLYNQ接口提供了一种到赛灵思FPGA上所具有的CoreConnect片上外围总线(OPB)的桥路。通过赛灵思VLYNQ接口,设计者可以使用基于达芬奇(Davinci)技术的TI TMS320DM6443和TMS320DM6446处理器,与定制或标准微处理器外设进行通信,其中包括在Spartan-3和Spartan-3E FPGA中额外的UART和SPI等器件,从而提供了一种灵活而差异化的系统解决方案,以更好地满足不断变化的市场需求。新型VLYNQ接口延续了赛灵思EMIF接口和针对DM642EVM的视频协处理套件的成功推出。虽然设计者仍然可以使用EMIF接口在赛灵思FPGA与TI DSP之间进行通信,但他们现在可以选择使用VLYNQ来实现与FPGA的接口,而将EMIF接口专门用于TI DSP到外部存储器的接口,从而提供更高的系统性能。

关键字:DSP  接口  FPGA 引用地址:XILINX推出针对最新TI DSP的高速互通接口

上一篇:Atmel基于AVR32的32位数字信号控制器
下一篇:Ateme硬件编码器支持MPEG-4 AVC/H.264

推荐阅读最新更新时间:2024-05-02 20:21

嵌入式MIPS32M4K处理器内核SRAM接口应用
在微控制器尺寸和成本的限制下,M4K内核内部不支持指令高速缓存(I-cache)或数据高速缓存(D-cache)的标准功能。本文重点讨论的一个内容--SRAM接口,这是MIPS32 M4K内核的一个标准功能。 M4K内核SRAM接口基本描述 M4K内核SRAM接口是M4K内核的通用高速存储器接口。它可为指令存储器和数据存储器路径提供低延迟接口,支持单周期和多周期存储器存取。必须指出,SRAM接口不能直接与外部存储器件连接,若要实现外部存储连接,需使用一个外部存储控制器。必须使用固定映射表(FMT)和SRAM接口,以提供完整的存储器控制逻辑。一种是置于CPU与主存间的高速缓存,它有两种规格:一种是固定在主板上的高速缓存(Cache
[单片机]
嵌入式MIPS32M4K处理器内核SRAM<font color='red'>接口</font>应用
STM32通信接口(一)串口
什么是串口 毫无疑问,串口是我们接触到的第一种通信接口,无论是串口调试还是与外设的通信,串口的用途十分广。 关于同步和异步,最简单的区分方法就是看在通信时需不需要接时钟线,像SPI、I2C等通信接口都需要接CLK线,毫无疑问它们都是同步的,而串口是一种拥有两种模式的通信接口,可以选择是否连接时钟线。至于串行和并行,区分的方法就是看数据是一位一位的发送还是以一个字节(8位)或16位的格式发送,显然并口的数据线就要多的多,而串行接口的数据线就少的多,若只发送或只接受(单工),一根数据线就够了,半双工或全双工的通信接口也一般只需要两条数据线。 UART是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现全双工传输和接收
[单片机]
STM32通信<font color='red'>接口</font>(一)串口
基于FPGA的三线制同步串行通信控制器设计
同步串行通信 在航天工程领域中有着广泛的应用,其中,三线制同步串行通信以其连线少、操作方便、通信速度快等特点,被成功应用在与外围串行设备的数据通信中。   目前大多数微控制器或微处理器都配置有同步串行通信接口,但含有三线制同步串行通信接口的微控制器或微处理器却不多,因此在需要应用三线制进行通信的场合,就需要对系统进行三线制同步串行通信接口的扩展,利用FPGA 可以实现三线制同步串行通信。由于FPGA具有工作速度高、可配置性强、灵活性好等突出优点,可以满足高速同步串行通信。根据三线制同步串行通信机制,通过采用Xilinx公司的FPGA器件 设计并实现了三线制同步串行通信控制器的IP软核。该控制器具有高速、易调试、配置灵活等优点,有
[嵌入式]
基于<font color='red'>FPGA</font>的三线制同步串行通信控制器设计
基于DSP的正弦信号发生器设计
正弦信号发生器是信号中最常见的一种,它能输出一个幅度可调、频率可调的正弦信号,在这些信号发生器中,又以低频正弦信号发生器最为常用,在科学研究及生产实践中均有着广泛应用。   目前,常用的信号发生器绝大部分是由模拟电路构成的,当这种模拟信号发生器用于低频信号输出往往需要的RC值很大,这样不但参数准确度难以保证,而且体积大和功耗都很大,而由数字电路构成的低 频信号发生器 ,虽然其低频性能好但体积较大,价格较贵,而本文借助DSP运算速度高,系统集成度强的优势设计的这种信号发生器,比以前的数字式信号发生器具有速度更快,且实现更加简便。    系统原理   一般的采样型SPWM法分自然采样法和规则采样法,自然采样法是将基准正弦波与一个载波
[嵌入式]
基于<font color='red'>DSP</font>的正弦信号发生器设计
采用单片机和FPGA设计的延时调节模块
系统结构框图如图1。其硬件结构比较简单,主要由单片机P89C51RD、RS-232/TTL接口电路MAX232和可编程逻辑器件FPGA三部分组成。单片机P89C51RD2是上位PC机和FPGA的连接纽带,它通过并口发送数据给FPGA,另一边通过RS-232/TTL接口芯片与PC机进行串行通讯;PC机主要功能是实现延时调整的可视化操作;FPGA是延时调整处理的硬件实现,单片机将PC送过来的延时调整参数输入FPGA,FPGA在单片机的控制下对信号进行延迟处理,最后送入相应传输通道。某些系统使用现场存在较强的电磁干扰,模块的设计考虑信号隔离问题,故对串行接口进行了电气隔离,强化了PC机和模块通讯的安全系数。 延时模块正
[单片机]
采用单片机和<font color='red'>FPGA</font>设计的延时调节模块
Actel混合信号FPGA获国际工程联合会认可
Actel公司日前宣布其混合信号FPGA(即Actel Fusion可编程系统芯片(PSC))荣获国际工程联合会(IEC)颁发的半导体和IC类别的DesignVision大奖。 Actel Fusion系列器件将可编程模拟、高达 8Mbit的高性能Flash内存,以及具有150万系统门的系统内编程(ISP)FPGA架构集成在单片PSC上。全新Actel Fusion PSC集成了核心模拟构件,因此适合多种应用采用,范围涵盖工业、医疗、军用/航天、通信、消费电子和汽车电子。 Actel总裁兼首席执行长John East称:“我们对于能够协助客户的机会非常重视,不单要满足其特定的设计要求,而且将可编程逻辑的优势引入那些过去由价格高
[焦点新闻]
基于DSP的全桥移相控制感应加热电源研究
随着感应加热 电源 对自动化控制程度及可靠性要求的提高,感应加热电源正向智能化与数字化控制的方向发展。DSP具有高速的数字处理能力及丰富的外设功能, 使得一些先进的控制策略能够应用实践,研究基于DSP的数字控制感应加热电源,可使产品具有更加优良的稳定性及控制的实时性,并且具有简单灵活的特点。本 文以 TMS320F2812 为核心,设计了超音频串联谐振式感应加热电源的数字化控制系统,包括数字锁相环(DPLL)、移相PWM发生与系统闭环控制 等。 1 系统结构     串联谐振式感应加热电源主电路如图1所示。采用不控整流加可控逆变电源结构,负载为感应线圈(等效为电感)与补偿电容串联。逆变部分采用带锁相环的移相
[电源管理]
基于<font color='red'>DSP</font>的全桥移相控制感应加热电源研究
基于ADV202的嵌入式视频压缩系统软硬件设计
国际标准化组织ISO和国际电信联盟ITU于2000年12月正式推出了JPEG2000标准,该标准采用以离散小渡变换为主的多解析编码方法,具有许多优良的特性,然而一直未获得广泛的应用。AD公司于2004年推出了能实时压缩和解压缩高质量运动图像和静止数字图像的JPEG2000编解码芯片ADV202。本文基于ADV202设计一个完整的嵌入式视频压缩系统,其中包括硬件电路设计和软件流程设计,该系统具有USB接口,支持热插拔,无需主机控制。 1 ADV202芯片介绍 ADV202是美国AD公司新近推出的一款用于视频和高带宽静止图像压缩的单片IPEG2000(ISO/IECl5444-1图像压缩标准)编解码芯片,是当今市场上惟一具有实时压缩
[应用]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved