用ＴＭＳ３２０Ｃ６２０１实现多路ＩＴＵ－ＴＧ．７２８语音编码标准

    摘要：ＩＴＵ－Ｔ Ｇ．７２８标准是国际电信联盟于１９９２年制定的比特率为１６ｋｂｉｔ／ｓ的低延时ＣＥＬＰ类语音编码器。在扼要介绍Ｇ．７２８编解码算法原理和ＴＭＳ３２０Ｃ６２０１定点ＤＳＰ芯片的基础上，详细讨论了Ｇ．７２８算法在ＴＭＳ３２０Ｃ６２０１上实时实现的硬件设计和软件开发及优化的关键技术。实验结果表明，单片Ｃ６２０１能实现至少４路Ｇ．７２８语音编解码。

    关键词：语音编码  ＩＴＵ标准  ＤＳＰ

    随着数字语音压缩技术的应用领域越来越广，将高质量语音编码算法实用化的需求也越来越迫切。１６ｋｂｉｔ／ｓ ＬＤ－ＣＥＬＰ ＩＴＵ－Ｔ Ｇ．７２８语音编码标准，采用后向自适应技术，单向编码延迟小于２ｍｓ，主观评价ＭＯＳ分４．０，达到进入公众通信网的需求，因而广泛适用于数字卫星系统、数字线路倍增设备（ＤＣＭＥ）、综合业务数字网（ＩＳＤＮ）、公共交换电话网（ＰＳＴＮ）、话音存储转发系统等。但其算法复杂度高，运算量庞大，定点实现时，一路全双工约需３０～４０ＭＩＰＳ。一般通用的数字信号处理器（ＤＳＰ），只能做到一片ＤＳＰ实现一路Ｇ．７２８语音编解码。

    ＴＭＳ３２０Ｃ６２０１是ＴＩ公司最新推出的Ｃ６Ｘ数字信号处理芯片系列中具代表性的定点处理芯片。由于内部含有具备超长指令字（ＶＬＩＷ）处理能力的ＣＰＵ和８个功能单元，故它可在一个时钟周期内执行多达８条指令。此外，１Ｍ位的片内ＲＡＭ、可扩展的外部ＲＡＭ接口和灵活的外围设备使其成为实现具有高速运算的复杂处理系统的首选芯片。

    本文研究了在单片ＴＭＳ３２０Ｃ６２０１芯片上实时实现ＩＴＵ－Ｔ Ｇ．７２８语音编码标准，实验结果表明，单片ＴＭＳ３２０Ｃ６２０１能实现至少４路语音编解码。这对于扩展基于Ｇ．７２８标准的单路处理系统的功能或降低基于Ｇ．７２８标准的多路处理系统的系统复杂度都具有现实的意义。

    文中将扼要介绍Ｇ．７２８编解码算法和ＴＭＳ３２０Ｃ６２０１芯片，并详细讨论Ｇ．７２８算法在ＴＭＳ３２０Ｃ６２０１上的实时实现，最后给出结论。

１ Ｇ.７２８语音编解码原理简介

    图１给出了Ｇ．７２８语音编解码器的原理框图。

    编码器中五个连续语音样点形成一个５维语音矢量。激励码本中共有１０２４个５维的码矢量，对于每个输入语音矢量，编码器利用合成分析法从码本中搜索出最佳码矢，然后将其标号选出，ＬＰ系数和增益均由后向自适应提取和更新。

    解码操作也是逐个矢量地进行。根据接收到的码本标号，从激励码本中找到相应的激励矢量，经过增益调整后得到激励信号，将其输入综合滤波器合成语音信号，再经自适应后滤波处理，以增强语音的主观感觉质量。

    由于编码器只缓冲５个样点（一个语音矢量），在８ｋＨｚ的采样率下，算法延迟只有０．６２５ｍｓ，加上处理延迟和传输延迟，故总的单向编码延迟小于２ｍｓ。采用后向自适应技术，预测器参数在解码端通过ＬＰ分析恢复，不再作为传输内容，编解码器间仅需传送最佳码矢的索引值，故码率为１０ｂｉｔ／０．６２５ｍｓ＝１６ｋｂｉｔ／ｓ。

２ ＴＭＳ３２０Ｃ６２０１定点数字信号处理芯片简介

    ＴＭＳ３２０Ｃ６２０１是美国德州仪器公司（ＴＩ）最新推出的含多处理单元的Ｃ６Ｘ数字信号处理芯片中具有代表性的定点芯片。ＶＬＩＷ结构提供的高输出量、高效开发工具保证的易用性、以及可接受的价格，使得ＴＭＳ３２０Ｃ６２０１成为高速运算的理想选择。以下从硬件结构和软件资源两方面，简要介绍ＴＭＳ３２０Ｃ６２０１芯片。

２.１ Ｃ６２０１的硬件结构

２.１.１ ＣＰＵ

    采用了ＶｅｌｏｃｉＴＩ的ＶＬＩＷ结构，因而在每个时钟周期内最多可并行执行八条３２位宽（一个字长）的指令，在２００ＭＨｚ的主频下可以得到１６００ＭＩＰＳ的高处理速度。ＣＰＵ中包括了两套对称的运算单元（Ｌ，Ｓ，Ｍ，Ｄ）和相应的两套寄存器组，每组有１６个３２位宽的寄存器。

２.１.２ 存储空间

    Ｃ６２０１的地址总线为３２位，寻址范围达到４ＧＢ。存储空间可分为四部分：片内程序空间、片内数据空间、外部存储空间和内部外围设备空间，可通过对五个ＢＯＯＴＭＯＤＥ引脚的灵活设置设定各空间的地址范围。片内数据空间分成四个８Ｋ×１６的交织块，使得ＣＰＵ可同时访问数据ＲＡＭ的两个块而不会发生冲突。片内程序空间可设为Ｃａｃｈｅ ，存储经常使用的代码，减少片外访问次数，从而提高程序运行速度。

２.１.３ 外设

    Ｃ６２０１的外围设备包括ＤＭＡ控制器、主机接口（ＨＰＩ）、中断选择等。两个多通道缓存串行口（ＭｃＢＳＰ，除多通道、双缓存外，还支持多种数据格式、硬件Ａ／μ率压扩、位时钟和帧时钟的灵活编程。

２．２ Ｃ６２０１的软件资源

２．２．１ 丰富的指令

    Ｃ６２０１的指令集共有五十余条指令，大部分是单周期的，可完成数据传输、算术逻辑运算和程序控制等功能。指令支持８／１６／３２位数据存取，给不同结构的数据操作带来方便。由于多处理单元的采用，在无资源冲突下，Ｃ６２０１最多可并行执行８条基本指令。

２．２．２ 流水线操作

    流水线操作和超长指令字是Ｃ６２０１的高性能特点。其指令执行可分为四个步骤：取指（Ｆｅｔｃｈ）、指令拆装（Ｄｉｓｐａｔｃｈ）、译码（Ｄｅｃｏｄｅ）、执行（Ｅｘｅｃｕｔｅ）。流水线操作即指以上四个步骤的并行操作。由于引入了多单元结构和超长指令字，所以和常见的数字处理芯片相比，多了一个指令拆装的过程。

２．２．３ 灵活的寻址方式

    Ｃ６２０１支持多种寻址方式，如寄存器寻址、直接寻址、短立即数寻址、长立即数寻址和相对寻址。此外，它还提供循环寻址方式，适用于相关和卷积运算中的存储器寻址。

３ Ｇ.７２８在ＴＭＳ３２０Ｃ６２０１上的实时实现

３．１ 硬件结构

    由上面介绍的ＴＭＳ３２０Ｃ６２０１的结构特点可见，以Ｃ６２０１为核心器件，辅以相应的输入输出电路，可完成对单路语音信号的实时编解码工作，同时具备多路（如Ｔ１／Ｅ１一次群）语音信号的输入输出接口。

    本文应用了ＴＩ公司的ＴＭＳ３２０Ｃ６２０１ＥＶＭ板。板上配有单片ＴＭＳ３２０Ｃ６２０１和与串口ＭｃＢＳＰ０连接的１６位Ａ／Ｄ芯片ＣＳ４２３１。ＥＶＭ板通过ＩＳＡ总线与ＰＣ机相连，启动时由ＰＣ机将程序装载入Ｃ６２０１的片内存储空间，在Ｃ６２０１全速运行时，ＰＣ机可以查询其运行状态，读取压缩后的Ｇ．７２８码流，或送入待解码的Ｇ．７２８码流。串口０接ＣＳ４２３１，用于接收和发送模拟信号；串口１用于接收和发送已压缩的Ｇ．７２８码流，因此系统可仿真实现单路Ｇ．７２８语音编解码。通过进一步对算法复杂度的分析，可判断多路Ｇ．７２８编解码的实现能力。

３．２ 软件开发

    编解码软件采用定点算法，用标准ＡＮＳＩＣ语言和ＴＭＳ３２０Ｃ６２０１汇编语言混合编制完成。软件包括主处理程序和中断服务程序，流程图如图２所示。

    在编程中，需注意以下几点：

    （１）双缓冲区的运用

    为实时处理输入语音和合成语音，避免数据覆盖，必须设置两个双缓冲区。对编码过程而言，当串口将语音信号写入输入缓冲区Ａ时，编码器处理输入缓冲区Ｂ中已存储的５个语音样点；同理，对解码过程，当串口送出输出缓冲区Ａ’中合成语音时，解码器的输出结果写入缓冲区Ｂ’。在中断程序中，计数判断何时切换相应缓冲区。

    （２）数据精度的处理

    Ｃ６２０１是定点ＤＳＰ芯片，为确保运算精度和防止数据溢出，在实现时主要采用了两种方法：一是对某些精度要求较高的运算，将计算的中间变量采用３２位来表示；二是对于幅度范围变化比较大的变量或数组，如激励增益、５０阶杜宾算法的自相关数组等，采用标量浮点或块浮点表示，用一个字存储使该数或数组归一化所需的左移位数（ＮＬＳ），其余字存储归一化后的尾数。

    （３）存储空间的分配

    Ｃ６２０１ １Ｍ位的片内存储区包括６４Ｋｂｙｔｅ程序空间和６４Ｋｂｙｔｅ数据空间，足够单路Ｇ．７２８编解码算法的使用。但若应用于多路语音处理，则需谨慎分配存储空间。由于编解码程序、常数表格等均可公用，多路应用主要考虑数据空间的使用。对临时变量、数组等采用公共域（ＵＮＩＯＮ）分时存储技术，能有效提高存储空间的利用率，确保全部数据都在片内处理。

    （４）计算量的均衡

    Ｃ６２０１的高速运算能力，使实现Ｇ．７２８编解码算法不再需要考虑运算量的均衡。但若考虑到与其它实时性要求高的控制处理模块协调工作，则仍需按标准中介绍的方法均衡运算量。

３.３ 软件优化

    ＴＭＳ３２０Ｃ６２０１的代码开发流程与传统ＤＳＰ截然不同，它是一个不断调整Ｃ代码与线性汇编代码比例的过程，力求在性能与开发周期上寻得最佳平衡点。代码开发有三步：

    第一步，在通用的Ｃ平台上开发ＡＮＳＩＣ代码，调试通过后不做任何变化地移植到Ｃ６２０１开发平台上，由Ｃ编译器完成所有的优化。利用测试工具判断代码性能是否达到要求，从而决定是否需要后续的优化步骤。这一阶段，开发者不需要对ＤＳＰ有所了解，开发容易，但Ｃ编译器优化后的代码并行性差，未能充分利用Ｃ６２０１独特的硬件结构和软件资源，运行效率低。

    第二步，优化Ｃ代码。在此阶段，开发者应该根据Ｃ６２０１的特点，如充分利用数据宽度、使用内在函数等，对Ｃ代码加以改进。这一阶段要求开发者了解Ｃ６２０１ＤＳＰ并掌握常用的技巧。经过此步优化后，代码的效率将大幅度提高。

    第三步，编写线性汇编代码。当上一步的优化仍不能满足要求时，就必须把那些对效率影响重大的模块抽取出来，改由线性汇编语言实现。在这一阶段，编程者一定要对Ｃ６２０１ＤＳＰ有深入的了解并具备一定的编程经验，才能较好地解决诸如资源分配、消除数据的关联性等关键问题。此步优化难度较大，但运用于核心模块，能显著提高代码的并行性。

    在ＴＭＳ３２０Ｃ６２０１优化Ｇ．７２８代码过程中，主要应用了以下技巧：

    （１）资源分配的技巧

    Ｃ６２０１的８个功能单元能并行处理，因此在一个算法中用得最多的那个运算单元会构成瓶颈。最常发生的是内存访问瓶颈，循环展开是有效的解决方法。充分利用数据宽度，将半字（１６ｂｉｔ）访问改用字（３２ｂｉｔ）访问就是简单而又有效的循环展开技术。

    循环展开是提高资源利用率的主要方法，但它所引起的代码空间膨胀也是惊人的。在编程时，必须在程序空间和程序速度这一对矛盾中作出合适的折衷。

    （２） 数据关联性简化的技巧

    数据关联性是并行编程中的最大障碍，有两种典型情况：

    ① 存在循环反馈路径

    此种路径常见于递归算法中。当下一次的循环中必须读取上一次循环中产生的数据，就形成了一条循环反馈路径。由于反馈路径不可能消除，唯一的方法是尽量缩短它，减少不可并行的操作。

    ② 生存期过长

    当变量生存期过长时，软件流水化会导致误操作。有两种解决方法：一是循环展开，因为循环展开会增加循环核心周期数；二是用ＭＶ指令增加一个中间变量，使原变量的生存期由两个变量共同承担。

    （３） 解决存储空间冲突的技巧

    此冲突是引起Ｃ６２０１执行速度急剧下降的主要原因，但在编程时却很容易被忽略。前面介绍的Ｃ６２０１的存储区结构，６４Ｋｂｙｔｅ的片内数据空间分成四块，每一块在每个周期只能被访问一次，否则就会产生存储空间冲突。执行时，流水线会自动暂停一个周期。

    在调试、优化程序的过程中，随时观察有无流水线冲突，通过调整存储空间分配，可基本解决这一问题。

３.４ 实验结果

    表１给出了Ｇ．７２８编解码算法实时实现时所需的计算量和内存占用状况。在２００ＭＨｚ主频下，ＴＭＳ３２０Ｃ６２０１芯片处理能力为２００ＭＣＰＳ（Ｍｉｌｌｉｏｎ Ｃｙｃｌｅ ｐｅｒ Ｓｅｃｏｎｄ，在最充分发挥并行潜力时，可达到１６００ＭＣＰＳ（２００×８＝１６００）。由表中可见，Ｇ．７２８算法实现编码需２４．４ＭＣＰＳ，解码需１４．３ＭＣＰＳ，程序空间和数据空间分别占用５５．８Ｋｂｙｔｅ和１１．４Ｋｂｙｔｅ，故单片Ｃ６２０１可实现四路Ｇ．７２８语音编解码。

表1 G.728编解码复杂度分析

    对编解码器还进行了实时处理语音性能的实验。以男生、女生、音乐等多种音源输入的实验表明，系统具有良好的适应性。非正式试听测试，恢复语音保留了较好的讲话人特征，具有较高的自然度和可懂度。

    ＩＴＵ－Ｔ Ｇ．７２８标准在较低码率下实现了低延时、高质量的语音编解码，在公众通信网中有着广泛的应用。本文在新型ＴＭＳ３２０Ｃ６２０１定点ＤＳＰ芯片上设计了基于Ｇ．７２８的实时语音编解码系统。由于充分发挥了Ｃ６２０１强大的运算能力和系统接口能力，系统构造简单，运行效率高，单片Ｃ６２０１至少能实现四路Ｇ．７２８语音编解码。