微捷码宣布推出增强版芯片综合产品

      芯片设计解决方案供应商微捷码（Magma(r)）设计自动化有限公司（纳斯达克代码：LAVA）日前宣布，微捷码面向先进集成电路的全芯片综合产品Talus(r) Design 1.1和Talus RTL 1.1正式面市。新版产品功能包括：GlassBox(tm)提取技术；增强的优化算法；支持ARM、MIPS和Imagination Technologies（见今天相关新闻发布）等领先IP提供商的RTL-to-GDSII参考流程；以及面向普遍使用的第三方可测性设计（DFT）和形式验证工具的更多接口。这两款增强版综合产品拥有新的即开即用综合流程，不需要开发定制脚本，大大减少了达成时序、面积和功耗目标所需的时间和工作量。

      “设计团队要做到事半功倍、要减少设计迭代、要缩短设计周期，同时还要达成性能目标，这些均使得他们面临着越来越大的压力，”微捷码设计实施业务部总经理Premal Buch表示。“为帮助设计师解决这些问题，微捷码研制了1.1版的Talus RTL-to-GDSII解决方案以提供即开即用的最佳结果。Talus综合产品的近期增强功能为设计师提供了产生高质量网表所需的所有功能。而且，其与微捷码Talus Vortex实现解决方案的无缝集成也让我们的用户对缩短最终设计收敛时间的同时达成卓越结果更具信心。”

      “集成Talus Design在Talus实现系统中使用，让我们能够显著改善我们的生产率和上市时间，”致力于提供超低能耗、高性能便携式应用解决方案的多核处理器制造商Adapteva公司总裁Andreas Olofsson表示。“微捷码系统提供了出色的设计周期；它使得我们能在仅6周时间内完成我们最新数百万门的65纳米设计。Talus Design与Talus Vortex间紧密结合还为我们提供了达成数量级功耗和性能改善所需的平台。”

      “我们使用了包括Talus Design在内的微捷码完整RTL-to-GDSII解决方案，”领先的高性能网络处理器提供商Xelerated公司工程部副总裁Mats Lafling表示。“Talus Design与Talus Vortex间紧密集成帮助我们快速有效地达成了我们苛刻的高性能目标。”

Talus Design 1.1和Talus RTL 1.1：快速、高容量综合

      Talus RTL和Talus Design是功能完全的RTL逻辑综合解决方案，针对功耗、面积和时序进行优化，可产生门级网表或微捷码Volcano(tm)数据库用于设计交付。Talus RTL提供了一款完整的RTL-to-netlist综合解决方案 ，而Talus Design则添加了提供更高水平预测和性能的物理综合功能。不同于传统综合工具，单个Talus Design或Talus RTL许可证就提供了一款具有无缝扫描插入和扫描优化功能的快速、高容量综合解决方案，支持VHDL、Verilog和System Verilog语言。微捷码综合工具是首款同时支持通用功率格式（CPF）和统一功率格式（UPF）定义低功耗意图的综合工具。

      增强版Talus综合产品中新GlassBox功能实现了针对设计中每个功能块的逻辑提取。这些提取功能仅保留最高层综合所需的关键信息，从而去除了重新综合每个功能块的需要，缩短了设计周期并最大程度降低了硬件内存要求。

增强的互操作性

      为确保片上系统（SOC）的高性能、高可测性，微捷码综合工具不仅提供了自动扫描链插入功能，而且还与Mentor业界领先Tessent(tm) TestKompress(r)自动测试向量生成（ATPG）和Tessent LogicBIST内建自测试（BIST）产品实现无缝接口，从而确保了整个设计流程中对测试结构及其效应的考量，可在最少影响设计的前提下提供最高测试覆盖率和效率。

      今天，多数SoC设计师使用形式验证工具来证实最终设计与源RTL等效。确定所识别错误是否为真正错误的这一过程常常会导致设计周期的延长。Talus Design 1.1和Talus RTL 1.1可以输出脚本，简化并加快使用Cadence业界领先之等效检查器Conformal(r)的用户的验证。为进一步加速等效检查，识别消除或克隆的触发器、扫描使能信号以及集成化门控时钟的脚本也包括在其中。