FPGA厂商追求更低功耗和更低成本

发布者:黄金大花猫最新更新时间:2008-02-08 来源: 电子工程专辑关键字:FPGA  低功耗 手机看文章 扫描二维码
随时随地手机看文章

      近年内,Actel不断推出瞄准便携式应用的高灵活性、低功耗FPGA产品。这方面的产品包括,静态功耗为5mW的超低功耗FPGA——IGLOO系列产品、采用Flash技术的低功耗FPGA、适用便携式应用处理器的FPGA以及低功耗系统管理IP和优化功率的设计创建与分析工具等。近日,Actel 亚太区总经理赖炫川在接受《电子工程专辑》记者专访时表示,Actel的使命就是通过创新可编程逻辑解决方案,从芯片级到系统级解决功耗问题。并期望一提到功耗问题时,设计人员就会立即想到Actel。

业界趋势继续推动对低功耗的需求,基于Flash的FPGA将走红

      由于便携式产品的生命周期短及市场竞争激烈,FPGA设计人员必须不断增加新的功能和复杂性,但却不能耗用更多的电池能量。因此他们不仅要求开发工具全面,而且要求易于使用,也要求专为降低功耗而优化。而另一个非常值得关注的趋势是动态功耗的重要性日益增加。赖炫川解释说,一直以来业界关注更多的是产品的静态功耗问题,但在时钟经常切换且为FPGA提供输入的应用中,如便携式视频和医疗设备的高速数据管线,动态功耗就显得至关重要,而且目前在功率预算中所占的比例越来越大。举例来说,相对于1.5V,FPGA工作电压在1.2V时可降低约36%的动态功耗,同时采用功耗驱动布局还可降低约13%。

      他认为,现在FPGA厂商面临的挑战将是如何把FPGA做的更像ASIC。这就意味着需要不断降低系统和单个器件的成本以及功耗,并提高设计的安全性和可靠性,单芯片解决方案以及满足设备的功耗要求等。传统的基于SRAM的FPGA解决方案无法满足这些要求,而非易失性的基于Flash的FPGA产品则先天性的具有这方面的优势。因此,非易失性、单芯片FPGA技术是对有限板基空间、功耗、上市时间、安全性和低成本有特定要求的系统设计工程师的上佳选择。


重新定义低功耗的新标准

      为了进一步扩展Actel低功耗可编程解决方案组合,Actel面向高性能及对功耗敏感的系统设计人员推出了全新的ProASIC3L系列FPGA。它以ProASIC3架构为基础,门电路数从25万到300万个,且备有商用和工业用两种温度等级,带有嵌入式SRAM存储器、大量I/O、锁相环 (PLL) 以及非易失性存储器。与5μW IGLOO FPGA系列一样,ProASIC3L器件也支持1.2V核心电压和Flash*Freeze技术,使设计人员无需关断时钟或电源,即可迅速将器件从动态工作模式切换到静态模式。在利用同级100万门 FPGA的典型高速设计中,ProASIC3L器件的动态功耗为100mA,静态功耗为1mW。同时,ProASIC3L系列还支持FPGA优化32位ARM Cortex-M1处理器的免费实现。

      除了努力降低功耗,Actel在芯片封装、开发接口IP方面也是做足了工夫。例如其5μW IGLOO FGPA 系列的封装尺寸就只有4mm×4mm,但却带来了4倍更高的密度、3倍更多的I/O,以及减小尺寸达36%的效果;在便携式存储中,FPGA可作为从处理器总线到存储接口的桥接ATA6和CE-ATA,SD1.1/2.0和MMC,CompactFlash3.0 CardBus2.1/PCMCIA。这些产品的应用目标市场主要是针对智能电话、GPS、PDA,手持式和流动存储以及袋装计算器和销售终端等。

      关于Actel的产品为什么一直还在采用0.13mm工艺技术,赖炫川解释说,在制程工艺技术和功耗的坐标轴中,动态功耗和静态功耗相交的最低点,对应的工艺制程技术是0.13mm,也就是说,采用0.13mm工艺技术,漏电流是最低的,这就是我们为什么一直以来还在采用0.13mm工艺技术的原因。

未来市场策略

      过去人们很少在消费电子领域考虑使用FPGA,但由于ASIC的发展越来越受到限制,随着芯片尺寸和功耗的降低,FPGA将变得越来越有吸引力。赖炫川认为,在中国大部分使用FPGA的客户都是制造消费类电子产品的,而下一个应用热点将会是在汽车电子,因为可编程逻辑在那里也是一个非常适合的候选技术。比如包括进入混合动力、电动汽车或燃料电池汽车的控制系统;以及包括防撞系统、盲点检测和告警系统,以及倒车摄像头在内的汽车安全应用系统等等。

      谈到市场竞争,他表示,随着市场越来越细分,Actel要做的是预测和洞察未来的市场在哪里,必须专注于自身的差异化发展,选择那些大厂商尚未完全锁定的、更具爆炸性增长的领域,而不是和更强大的领导者盲目竞争。例如,低成本的FPGA目前只占市场的10%,但是未来三年将超过30%,这就是机会。

消费电子引领FPGA未来,众厂商各显神通

      其实看准这一机遇的不单是Actel。赛灵思公司CTO Ivo Bolsens博士在接受本刊记者采访时就曾表示,FPGA未来将向专用化和复杂SoC发展,传统的软件可编程和硬件可编程正走向融合。就未来几年而言,FPGA的增长主要来自于三重播放的机会和消费电子应用。更长远地看,兼具高度并行处理和低功耗特点的FPGA,未来将获得来自消费电子领域的大量机会。

      针对市场的这一特点,赛灵思也推出了自己的非易失性产品Spartan-3AN,它强调成本和灵活性,可用于平板电视、机顶盒、IPTV、网关、医疗等市场。另外,已量产的XtremeDSP信号处理解决方案产品系列新增功耗优化的Spartan-3A DSP器件,为低成本且低功耗FPGA领域的应用如军事通信战术无线电系统、无线接入点和便携式医疗设备等,提供了高性能的数字信号处理能力。

      另一FPGA巨头Altera公司也不甘示弱,最新推出了其零功耗MAX IIZ CPLD产品,该器件是专门针对解决便携式应用市场的功耗、封装和价格限制而设计开发的。借助Stratix III和Cyclone III FPGA、HardCopy结构化ASIC以及MAX IIZ CPLD,Altera为业界提供了全套的低功耗解决方案。

      FPGA厂商Lattice公司也宣布,将在IIC-2008上推出采用了90nm制程的第三代非易失性(NV)FPGA系列LatticeXP2,强调通过最新的True NV FPGA技术,可提供弹性化逻辑、最小占位空间、高度安全性,以及低于1ms的瞬时激活等优势,可广泛地应用于无线基地台与医疗应用中。

关键字:FPGA  低功耗 引用地址:FPGA厂商追求更低功耗和更低成本

上一篇:DSP工程师不得不参加ISSCC的几大理由
下一篇:众专家认同DSP已为PON准备就绪

推荐阅读最新更新时间:2024-05-02 20:40

Achronix以创新FPGA技术推动智能汽车与先进出行创新
全球领先的高性能现场可编程门阵列(FPGA)和嵌入式FPGA(eFPGA)半导体知识产权(IP)提供商Achronix Semiconductor公司宣布, 该公司参加了由私募股权和风险投资公司Baird Capital举办的“Baird车技术与出行大会(Baird Vehicle Technology & Mobility Conference)”。 Achronix此举是为了联络更多的创新者和投资者,共同推动更加先进的FPGA技术更广泛地应用于智能汽车、自动驾驶、ADAS和其他先进出行方式。 Baird Capital是一家专注于全球商用技术和服务创新的知名投资公司,总部位于芝加哥市并在中国有过多项投资。 该活动于美
[嵌入式]
Achronix以创新<font color='red'>FPGA</font>技术推动智能汽车与先进出行创新
更高性能、更低功耗、更低成本的单芯片安全智能门锁方案
指纹识别以其简单便捷的优势已成为智能门锁的标配,在常规智能门锁方案架构中,由独立的指纹模组来实现指纹识别及其处理功能。智能门锁由于其自身的特点,安全是其最基本和重要的需求。传统的智能门锁方案需要增加额外的安全模块实现对密钥、开锁密码、指纹模板等敏感信息的存储保护、加解密运算与安全认证等功能。 图1 常规智能门锁方案架构 1.什么是单芯片安全智能门锁? 所谓单芯片安全智能门锁方案,就是把原本在物理上独立的智能门锁主控、安全芯片、指纹识别、触控、蓝牙等功能集成在单颗MCU芯片中实现。这种单芯片方案,不仅可节省器件成本降低功耗,而且可使得主控板PCB板尺寸变小,为门锁产品设计保留更多的发挥空间,这种将主控模块、安全模
[物联网]
更高性能、更<font color='red'>低功耗</font>、更低成本的单芯片安全智能门锁方案
STM32低功耗控制心得体会
1.说明 本文主要叙述在stm32进入stop时如何保持最低功耗的问题,并对部分细节问题进行分析整理。STM32L提供5种低功耗模式:低功耗运行模式、睡眠模式、低功耗睡眠模式、停止模式、待机模式。 待机模式电流最低,但是待机模式时的MCU处于不受控制的状态,所有的IO口都工作在高阻抗的状态的下,只有专门的几个引脚能够将MCU唤醒,而每次唤醒后相当于系统复位,RAM中的数据全部丢失,在外部器件连接的情况下,器件的引脚可能会吸收大量的电流,反而达不到低功耗的要求。 停止模式的功耗仅次于待机模式,在STOP模式下,PLL,HSL,HSE都被停止,RAM和寄存器的值保留。 2.引脚配置 在stop模式下,由于所有的引脚的状
[单片机]
探寻DSP发展轨迹和未来趋势
从TI第一颗DSP诞生至今已有25年,成就了无数辉煌。多核、SoC的发展方向使DSP将继续高速成长,同时,它的发展也正在面临来自FPGA、ASIC的挑战。 DSP概念最早出现在上个世纪60年代,到70年代才由计算机实现部分实时处理,当时主要用于高尖端领域。由于DSP技术与大量运算相关,每秒完成百万条指令运算就变为一个新的单位MIPS(每秒百万条指令)。80年代,有些公司陆续设计出适合于DSP处理技术的处理器,于是DSP开始成为一种高性能处理器的名称。TI在1982年发布了第一颗DSP芯片,名为TMS32010,这是一个处理速度达5个MIPS的处理器。 加入TI公司有12个年头的清华才俊郑小龙,从技术应用工
[嵌入式]
探寻DSP发展轨迹和未来趋势
采用LabVIEW和NI无线传感器网络监测名胜古迹
西班牙,阿吉拉尔场(Aguilar de Campo)的Santa María la Real基金,为Santa María de Mave教堂及其修道院开展了一项修复工程,这座教堂可以追溯到12世纪。项目由Castile 和 León地方政府通过Románico Norte计划提供资金,来支持Santa María la Real基金和遗产监测系统计划(MHS)。本地行动小组País Románico也通过环境农业渔业部的开发计划为Santa María la Real基金和遗产监测系统计划筹措资金。 在这座具有历史意义的教堂改造完成后,基金会意识到遗迹需要连续监测从而保护教堂不受环境衰退的侵害。因此,小组开发了一套实验性
[工业控制]
基于SD7502构成的FPGA-ASK电路图
基于SD7502构成的 FPGA-ASK电路图
[电源管理]
基于SD7502构成的<font color='red'>FPGA</font>-ASK电路图
基于FPGA技术的GPS数据加密系统设计研究
针对GPS测量系统数据传输过程中的安全问题,采用FPGA技术设计了GPS数据加密系统。系统移植MD5算法到NIOS中对系统口令加密,并设计DES IP对GPS数据加密。实验表明,该设计可有效防止GPS数据被非法窃取,具有安全性强、速度快、操作简便等特点。 随着网络通信技术的发展,数据传输对安全性的要求也随之加强。如何确保信息的正确认证与严格保密,保证数据信息在传输与处理过程中不被非法窃取和篡改,成为信息安全理论与技术研究的重要内容。多数情况下,数据加密是保证信息机密性的惟一方法。在GPS测量系统中,GPS定位数据以明文形式通过电台进行传输,可能会被同型号电台获取,存在一定的安全隐患。本设计应用FPGA技术设计了GPS数据加密系
[嵌入式]
基于<font color='red'>FPGA</font>技术的GPS数据加密系统设计研究
低功耗设计容易忽略的点:使用商业编译器、延长睡眠、充分利用缓存
设计嵌入式系统,越来越要求更长的待机时间,并延长电池寿命。优化电池寿命的能力有助于降低现场维护成本,并确保客户无需连续更换电池或充电即可获得良好的产品体验。 团队使用很多标准技术来帮助延长电池寿命。例如,将处理器置于低功耗模式、关闭未使用的外设等。但是,有些开发团队经常忽略一些标准技术。 在今天的文章中,将探讨几种经常被忽视但可以产生巨大影响的低功耗设计技术。 放弃 GCC,使用商业编译器 作为软件开发人员和团队,我们已经习惯使用免费和开源工具。我们常常忘记,在大多数情况下,一分钱一分货。虽然 GCC 是一个很棒的工具,但它并不适合所有情况。其中之一是低功耗、电池供电的设备。 最近做了一些性能测量来比较 GCC 和
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved