论eASIC如何实现ASIC价值重归

　　为了克服FPGA的功耗大、价格高的缺点，FPGA厂商也都推出了自己的结构化ASIC技术，比如Altera的HardCopy。HardCopy是通过重新映射，把原来的FPGA逻辑用结构化的ASIC方式实现。这种方案能够比FPGA明显地降低芯片的尺寸。但是带来的后果是时序有变化。这种方案由于需要掩模，从而也有NRE的问题。此外，HardCopy只能针对少数几种型号的FPGA，不适用其全系列器件。

　　eASIC 实现ASIC价值重归

　　为了减少标准单元ASIC设计的高昂的前期投入，简化设计流程，规避市场风险，结构化ASIC应运而生。它们试图在标准单元ASIC和FPGA之外中找到另外一条定做芯片的途径。结构化ASIC是半成品，要做成客户定制的芯片仍然需要掩模，只不过掩模层数少一些。总的来说，结构化ASIC能够节省一半的NRE费用和设计时间，芯片的性能和功耗接近标准单元ASIC。但芯片价格的约是标准单元的1.5 ~2倍，因为其密度大约只有标准单元ASIC的50%~75%左右。结构化ASIC的市场定位决定了其在ASIC与FPGA的夹缝中求生。或许是因为半导体工艺升级换代太快了的缘故，大多数结构化ASIC的优势还没有来得及完全发挥出来，就被新工艺淘汰出局。直到在90nm之前，大多数结构化ASIC在商业运作上都没有FPGA成功。客户要么更喜欢便宜的标准单元ASIC，要么更喜欢没有风险的随时都可重新编程的器件FPGA。除非把做ASIC的NRE降到微不足道，还要让设计工程师避开复杂的后端设计的困扰，否则难以扭转结构化ASIC尴尬的局面。eASIC公司率先做到了这一点。

　　eASIC在2006年推出90nm的结构化ASIC产品Nextreme。与其他结构化ASIC不同之处在于，只要用单一过孔层就可实现各种设计电路的定制。对所有的设计而言，从硅片到每层金属层都是通用的，唯一不同的是一层过孔Via6。 由于这一过孔层可直接用激光束打造，实现无掩模定制样片，处理时间快了10倍。因而无需NRE费用，样片时间缩短到4周。量产时也只要一层过孔掩模，所发生的费用很容易被消化。金属布线标准化和过孔可编程定制是eASIC在结构化ASIC上的独门突破性技术。在短短1年半时间内，eASIC 就完成了120多个项目设计。令人惊讶的是，在90nm Nextreme ASIC产品快速成功的基础上，eASIC跳过了65nm直接奔向45nm，2008年8月4日发布了其45nm产品Nextreme-2，站在了业界的前列。

　　在45nm结构化ASIC产品Nextreme-2系列中，eASIC基本保持了第二代产品中的全金属布线，单一过孔编程定制的体系，只是将这一定制过孔层从第6层调整到了第4层。但在架构上、基本逻辑单元eCell的颗粒结构上和周边的资源配置上做了重大改进。

　　eASIC改良了查找表（LUT）的结构以进一步提供速度、降低功耗。摒弃了原有基于SRAM的查找表LUT结构，改用可编程过孔Via接地或者接Vcc来替代SRAM的输出。此外，还省去了LUT第一级的开关晶体管，如图所示。因此省掉了大量的晶体管。大大降低了静态泄漏，提高了开关速度，使效率达到了最高。在同样的工艺水平中， 泄漏可以减少12%，速度提高17%，面积减少40%。与前一代90nm产品相比，静态泄漏减少了50%，动态功耗降低70%，延迟缩短了45%。此外，通过过孔编程，切断芯片内部闲置的单元和存储器的供电，还采取时钟选通控制睡眠模式、动态功率管理。Nextreme-2系列采用特许半导体的45nm低功耗工艺生产制造，其逻辑组织架构能够提供高达700 MHz的性能。与最新工艺的FPGA相比，由于结合了三重氧化层晶体管、45nm 低功耗工艺和 eASIC 专利的功率管理结构， Nextreme-2的功耗可以降低80%以上。

　　Nextreme-2系列还嵌入了硬IP Core，包含多达56条 MGIO （多G比特输入输出口）。每条IO都能工作在6.5Gbps，总计提供364Gbps带宽。在高性能网络应用中，如交换机、路由器、流量管理、城域网传输设备和移动回程设备， 由于具备 MGIO （多G比特输入输出口），Nextreme-2 将成为 FPGAs 和 ASICs之外最佳的选择。Nextreme-2主要特征如下：

　　规模多达2千万门 ；

　　真双口RAM数量多达 30Mb；

　　2.4 TeraMACs 乘法累加器 DSP性能；

　　多达56条6.5Gbps收发器以及 1.25Gbps LVDS；

　　简单的设计工具和设计流程 ；

　　6周即可出硅片；

　　没有最小定货量要求。

　　如前所述，对所有的设计而言，Nextreme和Nextreme-2从硅片到每层金属都是通用的，唯一不同的是一层过孔。封装也是预先确定好的。从前端设计、后端设计一直到芯片制造， eASIC的Nextreme和Nextreme-2平台是在成熟的EDA平台上采用最严格的设计规则开发出来的。因此设计工程师完全不必担心后端的问题，诸如可制造性设计DFM、可测试性设计DFT、光学邻近效应修正OPC、生产良率控制等都由eASIC负责处理。eASIC提供了一个经过严格验证和测试的平台。迄今为止，客户记录一直是一次成功。

　　结束语

　　为了市场需求而创新的才有意义。eASIC扫平了深亚微米ASIC设计复杂、费用高昂等障碍，降低了ASIC门槛，同时解决了FPGA难以克服的静态泄漏和高功耗。以其高性能、低功耗、低费用和快速上市时间等特点，标志着一个ASIC新纪元的开始。在深亚微米ASIC的竞技场上，eASIC已经展现出其巨大的潜力，路越走越宽。我们有理由相信，eASIC正在逆转衰退的ASIC设计趋势。