赛灵思扩展下一代串行连接产品阵营

发布者:硬件实验室最新更新时间:2009-09-17 来源: EEWORLD关键字:赛灵思  FPGA  串行连接产品 手机看文章 扫描二维码
随时随地手机看文章

 

    全球可编程逻辑解决方案领导厂商赛灵思公司 (Xilinx, Inc. (NASDAQ: XLNX)) 日前宣布推出 ISE® 设计套件11.3 版本软件,为Virtex®-6 HXT FPGA 设计提供支持。Virtex®-6 HXT FPGA 专为40G/100G 有线通信和数据通信而优化,为超高带宽系统的设计人员提供线速超过 11Gbps的串行接口技术。ISE 设计套件 11.3 版本的推出,使设计人员得以利用涵盖整个主流、高端以及超高端串行设计应用的所有连接领域内带有串行收发器的 FPGA产品。

涵盖超高带宽到主流应用
    除支持 Virtex-6 HXT FPGA 的串行设计外,ISE 11.3 版本还为Spartan®-6 FPGA、Virtex-6 LXT FPGA和Virtex-6 SXT FPGA 提供扩展的协议支持。赛灵思串行技术可支持近 40 种协议,其中主要包括 XGEMAC、XAUI 与 RXAUI、三态以太网 MAC、以太网 AVB、SPI4.2 和 SPI-3 链接等。设计人员现在可以将他们所选的连接性优化的器件与嵌入式低功耗收发器搭配使用,以满足各种市场和应用对片上系统 (SoC) 在功耗、可靠性与协议方面的不同要求:
• 对主流应用来说,Spartan-6 FPGA配置多达 8 个 GTP 3.125Gbps 收发器,可充分满足车载信息娱乐系统、高分辨率消费电子产品显示屏等大批量电子产品对成本、易用性和低功耗的要求。
• 对高端应用来说,Virtex-6 LXT FPGA和 SXT FPGA配置多达 36 个 GTX 6.5Gbps 收发器,以及远超过高速协议(如 Interlaken 和 PCIe® 2.0)需求的性能极限,是无线基站、转换器与路由器以及专业视频设备等多协议系统的理想选择。
• 对超高端应用来说,Virtex-6 HXT FPGA 配置具有多达 72 个串行 I/O 通道(48 个 GTX 和 24 个 11Gbps GTH)的收发器,与采用外部物理层 (PHY) 的解决方案相比,可将 40G/100G 应用的收发器功耗节省 80% 以上。该器件可用于有线通信的转发器/复用转发器、流量管理器、数据包处理器;高性能数据加密引擎;高级医疗影像;以及数字视频录制、编辑和广播设备等。随着 2008 年Virtex-5 TXT  FPGA 产品系列的推出,赛灵思成为了针对这些应用提供单芯片 100G 解决方案的 首家FPGA 厂商。[page]

    “几乎所有市场领域内出现的数字化融合正在不断推动对芯片间、背板间、网络间更高带宽连接的需求。同时,并行 I/O 已经达到了极限,而过去仅用于高端设计的串行解决方案则日益受到青睐。”赛灵思公司负责产品解决方案与管理的副总裁 Mustafa Veziroglu 先生表示,“这些趋势所造成的系统复杂性、性能和成本方面的诸多问题,已不能再采用一成不变的方式来解决。因而,赛灵思致力于以市场为导向,使设计人员能够针对特定应用进行资源、性能和功能优化组合,从而在串行解决方案的开发与部署方面领先一步。”

目标设计平台大大提高效率
    赛灵思目标设计平台可让设计人员快速启动 SoC 开发,评估赛灵思技术,并迅速修改目标参考设计以满足其系统的特定性能要求。作为赛灵思基础目标设计平台的组成部分,Spartan-6 FPGA SP601 与Virtex-6 FPGA SP605 评估套件提供了评估 Virtex-6 LXT 与 Spartan-6 LXT FPGA 器件串行功能所需的一切要素。

    赛灵思将在今年晚些时候推出连接目标设计平台,其整套目标参考设计可实施 XAUI 到 PCIe 和千兆以太网到 PCIe 的桥接解决方案,包括用于实现最佳带宽的直接存储器存取 (DMA) 内核。作为该平台的组成部分,Virtex-6 HXT 器件为赛灵思部署面向广播视频和有线连接、数据包处理以及流量管理应用的超高速连接开发套件和特定市场开发套件提供了芯片基石。

五代串行技术
    借助新推出的高速串行 GTH 收发器,Virtex-6 HXT FPGA拓展了赛灵思在串行技术领域的领先地位。这是在收发器技术领域的最新创新,是赛灵思公司超越芯片层面,满足系统级连接要求的串行系统设计整体思路的组成部分。从架构阶段到产品的最终推出,赛灵思一直在尽力设法使用模型、易用性、信号和数据完整性、IP 和电路板设计,以实现客户解决方案的更快部署。

    凭借五代串行设计的丰富经验以及最先进的 40纳米和45 纳米工艺技术,赛灵思能够为应用设计人员提供随时可用的、最合适的收发器。

立即开始设计
    目前可以使用 ISE 设计套件 11.3 版本立即开始针对 Virtex-6 HXT FPGA 的串行系统设计开发。开发环境充分考虑到了逻辑设计人员和信号完整性专家的工作方式,同时还提供了部署已有成熟协议和新推出的高级尖端协议所需的灵活性和高级功能。赛灵思联盟成员 Sarance 公司与 Avalon公司 的IP核 也能用于 Virtex-6 HXT 器件,以加速 100G 解决方案的设计。

关键字:赛灵思  FPGA  串行连接产品 引用地址:赛灵思扩展下一代串行连接产品阵营

上一篇:TKScope嵌入式仿真开发平台加速您的设计
下一篇:Altium推出NanoBoard系列FPGA开发板最新产品

推荐阅读最新更新时间:2024-05-02 20:52

SiliconBlue推出6x6mm的最高逻辑容量FPGA
加入iC E6 5 mobileFPGA系列的5x5和6 X6 毫米BGA封装可提供高逻辑容量和最大输入/输出量,并且不会以牺牲主板空间为代价 加州圣塔克拉拉--(美国商业资讯)--SiliconBlue® Technologies是一家面向消费者手机应用提供定制移动元件的领先公司,今天宣布即刻推出iCE65TM mobileFPGATM系列的两款新元件封装。拥有1,280个逻辑单元的iCE65L01元件如今采用5x5毫米、81球BGA封装(拥有63个用户输入/输出引脚);拥有3, 520 个逻辑单元的iCE65P04元件则采用6x6毫米、121球BGA封装(拥有95个用户输入/输出引脚)。 如今的手机工程师
[嵌入式]
利用FPGA简化3GPP-LTE基带开发
  基带处理信号通道是设计人员面临的最大挑战,但同时,它也为实现基站收发信台的创新提供了绝佳机会。因此,目前其已然成为OEM厂商实现产品差异化的关键。随着人们逐步认识到,许多针对之前2G和3G系统的技术将无法满足3GPP LTE,即第4代无线技术的性能和延迟要求,基带架构设计领域的竞争也开始愈演愈烈。   处理通道不仅需要比以往强大得多的处理能力,而且所有功能必须在更短的时间内完成。要想解决系统架构师所面临的一系列挑战,就要开发一个系统,来满足运营商积极的投资和运营成本削减目标。图1显示了基带处理系统设计面临的主要压力。 F1: 不断演进的基带处理需求带来的挑战   基于FPGA的解决方案可以满足上述要求,同时还能避免
[嵌入式]
利用<font color='red'>FPGA</font>简化3GPP-LTE基带开发
短波扩频猝发通信系统的DSP+FPGA实现方案
    引言 短波通信是一种能进行远距离传输,而对电台的要求相对较低的通信系统。短波具有的远距离通信能力和电台具有的较高机动性等特点,使其在军事通信领域中具有重要的应用价值。然而,短波信道频带窄,传播特性不稳定,干扰严重,信号易被敌人截获、测向和干扰。一种有效的抗干扰措施就是将扩展频谱通信技术及猝发通信技术应用于短波通信中,进行短波超快速扩频猝发通信。随着现代通信技术的飞速发展,特别是扩频技术在第三代移动通信中的成功应用,为实现扩通信和猝发扩频数据传输奠定了技术基础。超大规模集成电路和高速信号处理器高效的处理能力和处理速度也为实现短波猝发扩频数据传输提供了良好的硬件平台。 本文首先给出了一种DS-QPSK短波扩频猝发通信的
[嵌入式]
基于FPGA的图像采集模块设计
1 引言   图像采集是图像处理的前提。图像采集卡是常用的图像输入设备,通常占用PC机总线的一个插槽。它主要包括图像存储器单元、CCD或CMOS摄像头接口、PC机总线接口等。传统的图像采集卡大多数采用 PCI接口,这种图像采集卡适用于将模拟信号经A/D转换器转换成数字信号,或本身就是数字信号,再通过PCI接口传输至PC机,进行图像处理。但使用嵌入式系统实现图像采集和处理时,带有PCI接口的图像采集卡就不适用。为此,这里提出一种适用于嵌入式系统的数字图像采集模块设计方案,实现图像数据采集、“乒乓”模式图像数据的缓存、图像数据的采集模块外部接口,并保证图像采集的高速性和连续性。   2 图像采集系统设计   图1为图像采集系统框图。
[模拟电子]
基于<font color='red'>FPGA</font>的图像采集模块设计
FPGA与单片机实现数据RS232串口通信的设计
1 前言 现场可编程逻辑器件(FPGA)在高速采集系统中的应用越来越广,由于FPGA对采集到的数据的处理能力比较差,故需要将其采集到的数据送到其他CPU系统来实现数据的处理功能,这就使FPGA系统与其他CPU系统之间的数据通信提到日程上,得到人们的急切关注。本文介绍利用VHDL语言实现 FPGA与单片机的串口异步通信电路。 整个设计采用模块化的设计思想,可分为四个模块:FPGA数据发送模块,FPGA波特率发生控制模块,FPGA总体接口模块以及单片机数据接收模块。本文着重对FPGA数据发送模块实现进行说明。 2 FPGA数据发送模块的设计 根据RS232 异步串行通信来的帧格式,在FPGA发送模块中采用的每一帧格式为:1位开始位 8
[单片机]
<font color='red'>FPGA</font>与单片机实现数据RS232串口通信的设计
面向Altera Arria 10并经验证的FPGA电源解决方案
加利福尼亚州米尔皮塔斯 (MILPITAS, CA) 2015 年 8 月 27 日 凌力尔特公司 (Linear Technology Corporation) 推出面向Altera Arria 10 FPGA开发套件的电源管理解决方案。这电路板的技术细节可于 linear.com.cn/altera 查阅。凌力尔特的解决方案满足了 Arria 10 FPGA开发套件及其支持性系统构件的关键功率要求。例如: LTC3877 VID 控制器和 LTC3874 相位扩展器 DC/DC 稳压器可采用一个 12V 输入为内核电源轨在 0.95V 提供 105A。为了进一步扩大 Arria 10 FPGA 的节能优势,这款解决方案
[电源管理]
FPGA:65纳米仍是主战场
2007年10月,FPGA的主要生产厂家之一的Altera公司在北京宣布了该公司的45纳米FPGA生产计划(详见FPGA奔向45纳米http://www.21ic.com/news/html/8/show22655.htm)。之后不久,Altera的竞争厂商Xilinx公司声称,Altera是因为其65纳米FPGA开发遇到困难,所以才高调宣传下一代的45纳米技术,用意是转移业界的视线;作为对策,Xilinx要加大其65纳米成熟产品的推广力度。然而,Altera公司对此观点极不认同。Altera称,该公司从未放弃过65纳米市场。非但如此,Altera公司的65纳米产品线很丰富,而且比Xilinx公司的同类产品更有竞争力。上周与Alt
[嵌入式]
基于FPGA的DES、3DES硬件加密技术
传统的加密工作是通过在主机上运行加密软件实现的。这种方法除占用主机资源外,运算速度较慢,安全性也较差。而硬件加密是通过专用加密芯片、FPGA芯片或独立的处理芯片等实现密码运算。相对于软件加密,硬件加密具有加密速度快、占用计算机资源少、安全性高等优点。 设计思路 本设计首先用硬件描述语言(VHDL)进行DES(数据加密标准)、3DES(三重DES)算法编码和系统设计,然后采用FPGA来具体实现。采用FPGA设计灵活,可对芯片内部单元进行配置,可以缩短设计周期和开发时间,同时经过优化可以达到较高的性能。另外有多种EDA开发软件支持FPGA的设计,在本设计中采用了EDA综合工具Synplify和Altera公司的Quartus II
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved